Официальный веб -сайт искренний параллельный многокачественный архитектурный фонд Tang Mengyn Series серия компьютерных наук Black Paper 9787111610410 Индустрия машины Пресс -флагман
Цена: 1 273руб. (¥70.8)
Артикул: 581557094033
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товараПродавец:鑫达图书专营店
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥ 89 44.5801руб.
¥ 89 44.5801руб.
¥ 1046 86015 360руб.
¥ 211 1262 266руб.
|   Основная информация о продукте | |
| наименование товара: |   |
| Автор: |   |
| Рыночная цена: | 99.00 |
| Номер ISBN: | 9787111610410 |
| Версия: | 1-1 |
| Дата публикации: | 2019-01 |
| Количество страниц: | 372 |
| Слова: | 500 |
| Издательство: |   Machinery Industry Press |
|   каталог | |
| Переводчик Предисловие Сокращение Глава 1 Обзор многодочной структуры 1 1.1 Происхождение многодочной архитектуры 2 1.2 Обзор собственности 9 1.2.1 Метод классификации Флинна параллельного компьютера 12 1.2.2 MIMD Параллельная компьютерная классификация 13 1.3 Будущая мульти -коррежная архитектура 14 1.4 Упражнение 18 Классовые упражнения 18 После -упражнения 18 Глава 2 Обзор программирования 20 2.1 Ограничения Parallel Pequence Performance 20 2.2 Модель параллельного программирования 23 2.2.1 Сравнение между общим хранилищем и моделью передачи сообщений 25 2.2.2 Простой пример 26 2.2.3 Другая модель программирования 29 2.3 Упражнение 37 После -класс упражнение 37 Глава 3 Параллельное программирование хранения 39 3.1 Шаг параллельного программирования 39 3.2 Зависимый анализ 40 3.2.1 Анализ круговой зависимости 42 3.2.2 Диаграмма прохождения пространства и зависимости от круговой передачи Рисунок 42 3.3 Круглая миссия в структуре цикла 45 3.3.1 Параллельная параллельная и Doall Parallel 45 между циклом 45 3.3.2 Docross: синхронная параллель 46 в круговой итерации 46 3.3.3 Параллель 48 между утверждениями в цикле 48 3.3.4 DOPIPE: Трубопровод между петлевыми китайскими предложениями параллелен 50 3.4 Идентификация других уровней параллельно 51 3.5 Passele через Algorithm Knowledge 53 3.6 Определите диапазон переменной 55 3.6.1 Приватизация 56 3.6.2 Переменные и операции капитала 57 3.6.3 Руководство 58 3.7 Синхронный 59 3.8 Магграция от задачи в нить 60 3.9 Morporation от потока к процессору 64 3.10 OpenMP Обзор 67 3.11 Упражнение 72 Упражнения класса 72 После -класс упражнения 77 Глава 4 Параллельное программирование 79 для цепной структуры данных 79 4.1 Задача, с которой сталкивается параллелизация LDS 79 4.2 LDS PARAL с технологией 80 4.2.1 Рассчитайте параллелизация и обход 80 4.2.2 Работа структуры данных параллельна 82 4.3 Технология параллелей для связанного списка 89 4.3.1 Оплата между операциями чтения 89 4.3.2 Параллель 91 в LDS Traversal 91 4.3.3 Метод блокировки мелких частиц 94 4.4 Память транзакции 98 4.5 Упражнение 99 Упражнения в классе 99 После -упражнения -класс 101 Глава 5 Обзор структуры магазина 103 5.1 Значение уровня хранения 103 5.2 Основа высокоскоростной архитектуры кэша 104 5.2.1 Стратегия размещения данных 105 5.2.2 Стратегия замены данных 109 5.2.3 Стратегия написания данных 111 5.2.4 Кэш с высоким уровнем высокого уровня. Содержит стратегии 113 5.2.5 Unified/Departed/Bankd High -Speed Cache и высокий кеш -кэш 117 117 5.2.6 Буфер преобразования и обхода с высоким уровнем кэша 119 5.2.7 Не -блокирующий высокий кеш 121 5.3 High -Speed Cache Performance 122 5.3.1 Закон моторного закона отсутствия высоких кешей 124 5.3.2 Функция расстояния стека 125 5.3.3 Индекс производительности кэша с высоким скоростью 126 5.4 Получить 127 5.4.1 Шаг продвижения и последовательного подготовки 128 5.4.2 Pre -Collection 130 в многопрофильной системе 5.5 Проектирование кеша с высокой скоростью в многогранной архитектуре 130 5.6 Физический состав с высоким уровнем кеша 131 5.6.1 Концентрированный кэш с высокой скоростью 131 5.6.2 Распределенный кеш высокого уровня 133 5.6.3 Гибридный высокий кеш -скорость 133 5.7 Логический состав с высоким уровнем кеша 135 5.7.1 Lollow Function 139 5.7.2 Улучшение расстояния между обменом кеша высокой скорости 140 5.7.3 Распределение мощности в частной конструкции кэша с высокой скоростью 141 5.8 Анализ случаев 143 5.8.1 Уровень хранения IBM Power7 143 5.8.2 Amd Shanghai и Intel Barcelona Comprosse Comparise 146 5.9 Упражнение 148 Упражнения в классе 148 После -класс. 150 ГЛАВА 6 ВВЕДЕНИЕ В ОБЩЕМУ МУЛДА -ПРОКСОРСКОЕ 152 6.1 Проблема консистенции кэша 153 6.2 Проблема консистенции хранения 155 6.3 Синхронная задача 156 6.4 Упражнение 160 Классовые упражнения 160 После -школы 161 Глава 7 Основная последовательность кэша 163 7.1 Обзор 164 7.2 Проблема с согласованностью кэша с мульти- 7.2.1“” 7.2.2“ написать в ответ” 7.2.3“ написать в ответ” 7.2.4“ написать в ответ” 7.2.5“ написать в ответ” 7.3 Влияние конструкции кэша на производительность согласованности кэша 186 7.4 Производительность и другие практические проблемы 187 7.4.1 Отсутствие предварительной коллекции и последовательности 187 7.4.2 Multi -Level Cache 187 7.4.3 Прослушивающий фильтр 189 7.5 Ставка на вещательное соглашение о точке интересной сети 189 7.6 Упражнение 203 Упражнения в классе 203 После -класс. Глава 8 Поддержка синхронного оборудования 209 8.1 Реализация блокировки 209 8.1.1 Оценка производительности блокировки 209 8.1.2 Спрос на атомные инструкции 210 8.1.3 TS Lock 212 8.1.4 TTSL 214 8.1,5 LL/SC Lock 215 8.1.6 Замок билета 218 8.1.7 ABQL 219 8.1.8 Количественное сравнение различной реализации блокировки 221 8.2 Внедрение барьеров сетки 222 8.2.1 Флип -индукция централизованный сетка 223 8.2.2 Барьер сетки комбинированного дерева 225 8.2.3 Реализация аппаратного сетки 225 8.3 Память транзакции 227 8.4 Упражнение 232 Упражнение класса 232 После -класс упражнения 236 Глава 9 Модель консистенции хранения 238 9.1 Интуиция программиста 238 9.2 Архитектурный механизм, который гарантирует последовательность последовательности 242 9.2.1 Основная реализация SC в многопоцессорной многопоксоре 242 9.2.2 Технология для улучшения производительности SC 244 9.3 Подсознательная модель согласованности 246 9.3.1 Сеть безопасности 246 9.3.2 Последовательность процессора 246 9.3.3 Слабое предисловие 248 9.3.4 Последовательность выпуска 250 9.3.5. 9.4 синхронно в различных консистенционных моделью 254 9,5 Упражнение 256 Упражнения в классе 256 После -класс упражнения 260 Глава 10 Advanced Cache Design 262 10.1 Соглашение о согласовании каталога 262 10.2 Обзор защиты от каталогов 262 10.3. 10.4 Реализация правильности и производительности 272 10.4.1 Конкурсная обработка, вызванная статусом 272 каталога. 10.4.2 Конкурентное лечение, вызванное запросом нереальной обработки времени 274 10.4.3 Напишите общение и сериализация транзакций 280 10.4.4 Синхронная поддержка 281 10.4.5 Модель консистенции хранения 282 10.5 Текущая задача дизайна 283 10.5.1 Обработка неточной информации о каталоге 283 10.5.2 Размер частицы консистенции 286 10.5.3 Системное подразделение 288 10.5.4 Миграция поток ускорения 289 10.6 Упражнение 291 Упражнение класса 291 После -класс упражнения 293 Глава 11 Структура сетевой системы Interconnection 295 11.1 Ссылка, канал и задержка 296 11.2 Топология сети 298 11.3 Стратегия маршрута и алгоритм 302 11.4 Архитектура маршрутизатора 312 11.5 Тематическое исследование: Alpha 21364 Сеть архитектура 315 11.6 Multi -Core Design Проблема 317 11,7 Упражнение 319 Упражнение класса 319 После -класс упражнения 321 Глава 12 SIMT Architecture 323 12.1 модель программирования SIMT 323 12.2 Карта рабочей нагрузки SIMT на CORE SIMT 325 12.3 Aclear Architecture SIMT 326 12.3.1 Скаляр ISA 326 12.3.2 Симдизация/направление: конструкция WARP 326 12.3.3 Многоточковая частица (Параллель уровня варпа) 328 328 12.3.4 Микро -тела структура 328 12.3.5 Выполнение линии фильма 329 12.3.6 Обработка потока управления 330 12.3.7 Система памяти 331 12.4 Упражнение 334 Упражнение класса 334 После -Упражнения -335 Глава 13 |
|   Введение | |
|  Эта книга заполняет этот пробел, предоставляя все материалы для курсов по структуре архитектуры аспирантов или старших бакалавриата, сосредотачиваясь на архитектуре мульти -ядерных процессоров.Эта книга также подходит в качестве справочника, занимающегося многочисленным программированием или многочисленным дизайном чипов. |