Композиция и дизайн: аппаратный/программный интерфейс (оригинальная книга 5th Edition · RISC-V версия) [MEI] Дэвид А. Паттерсон (Дэвид А. Паттерсон) 978711111652144
Цена: 2 374руб. (¥132)
Артикул: 620314834330
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товараПродавец:万卷书海图书专营店
Адрес:Пекин
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥ 89 68.51 232руб.
¥ 59.8 47846руб.
¥ 49.9 38.9700руб.
¥ 68 53.04954руб.
Основная информация
Название товара: Композиция и дизайн: аппаратное/программное интерфейс (оригинальное 5 издание 5 издание 5·Версия RISC-V)
делать К: [MEI] Дэвид·А. Дэвид А. Паттерсон Джон·Л. Хеннесси
Рыночная цена: 169,00 юаня
ISBN № 9787111652144
Дата публикации: 2020-05
Издательское агентство: издательство машины индустрии
краткое введение
Эта книга была написана лауреатом премии Тьюринга 2017 года Паттерсоном и Хеннесси. Это классическая книга в структуре компьютерной архитектуры, подчеркивающая скоординированный дизайн программного обеспечения и оборудования и ее влияние на производительность.В этой книге используется архитектура системы инструкций RISC-V с открытым исходным кодом для объяснения аппаратной технологии, языка сборки, арифметических операций, сборочных линий, уровней хранения, ввода-вывода и параллельного процессора.Новый контент охватывает планшеты, облачную инфраструктуру, архитектуру ARM (мобильное вычислительное устройство) и X86 (облачные вычисления). Новые примеры включают в себя GPU Intel Core I7, ARM Cortex-A53 и Nvidia Fermi.Эта книга подходит для профессионального и технического персонала в области компьютерной архитектуры, а также подходит для студентов, связанных с компьютером в колледжах и университетах для чтения.
Оглавление
Издатель
Хвалить
Переводчик
Предисловие
об авторе
Глава 1 Компьютерная абстракция и связанные с ними технологии 1
1.1 Введение 1
1.1.1 Традиционная классификация применения расчетов и ее характеристики 2
1.1.2 Добро пожаловать в эпоху Post -pc 3
1.1.3, чему вы можете узнать из этой книги 4
1.2 8 Отличные идеи в компьютерной архитектуре 6
1.2.1 Дизайн для закона Мура 6
1.2.2 Используйте абстрактный упрощенный дизайн 7
1.2.3 Ускорение регулярного инцидента 7
1.2.4 Улучшение производительности с помощью параллельной 7
1.2.5 Улучшение производительности через сборочную линию 7
1.2.6. Повышение производительности за счет прогнозирования 7
1.2.7 Уровень хранения 7
1.2.8 Улучшить надежность за счет избыточности 7
1.3 Программирование 8
1.4 Аппаратное обеспечение после крышки 10
1.4.1 Дисплей 11
1.4.2 сенсорный экран 12
1.4.3 Откройте шасси 13
1.4.4 Безопасность данных 16
1.4.5 Связь с другими компьютерами 16
1.5 Технология производства процессора и хранения 17
1.6 Производительность 20
1.6.1 Определение производительности 21
1.6.2 Измерение производительности 23
1.6.3 Производительность процессора и его коэффициенты измерения 24
1.6.4 Производительность инструкции 25
1.6.5 Классическая формула производительности процессора 26
1.7 Стена энергопотребления 28
1.8 Гигантское изменение: переход от одного процессора к многограннику 30
1.9 Пример: оценить Intel Core i7 32
1.9.1 Программа справочной оценки CPU Spec 33
1.9.2 Процедура оценки оценки мощности Spec Power 34
1.10 ошибки и ловушка 35
1.11 Резюме этой главы 37
1.12 Историческая перспектива и чтение расширения 38
1.13 Упражнение 38
Глава 2 Инструкция: компьютерный язык 43
2.1 Введение 43
2.2 Работа компьютерного оборудования 45
2.3 Количество компьютерных аппаратных операций 47
2.3.1 Диски операций памяти 48
2.3.2 Постоянное или немедленно количество операций 51
2.4 Символы и не -знака 52
2.5 Инструкции на компьютере 57
2.6 Логическая операция 62
2.7 Инструкции по принятию решения 65
2.7.1 Цикл 66
2.7.2 Простой способ проверки границы 67
2.7.3 Оператор корпуса/переключения 68
2.8 Поддержка процесса компьютерного оборудования 68
2.8.1 Используйте больше регистров 69
2.8.2 Вложенный процесс 71
2.8.3 выделение пространства для новых данных в стеке 73
2.8.4. Распределение пространства для новых данных в куче 74
2.9 Человеческое взаимодействие 76
2.10 RISC-V, адресация и адресация большого количества больших чисел. 79
2.10.1 Номер DA NU 79
2.10.2 Адрес в филиале 80
2.10.3 Резюме режима адресации RISC-V 82
2.10.4 Декодирование машинного языка 83
2.11 Инструкции и параллелизм: синхронизировать 85
2.12 Программа перевода и запуска 87
2.12.1 Компилятор 87
2.12.2 Ассемблер 87
2.12.3 Ссылки 89
2.12.4 Погрузчик 91
2.12.5 Библиотека динамических ссылок 91
2.12.6 Запустите программу Java 93
2.13 Резюме и организуйте программу C -сорта в качестве примера 94
2.13.1 Процесс обмена 94
2.13.2 Процесс сортировки 95
2.14 массив и указатель 100
2.14.1 Очистка с массивом с массивами 100
2.14.2 Ясно с указателем 101
2.14.3 Сравните две версии чистого 102
2.15 ПРЕДВАРИТЕЛЬНАЯ ТЕМА: Компиля C и объясните язык Java 102
2.16 Пример: инструкция MIPS 103
2.17 Пример: x86 Инструкция 104
2.17.1 Эволюция Intel X86 104
2.17.2 x86 Регистрация и режим адресации 106
2.17.3 x86 целочисленная операция 107
2.17.4 x86 Кодирование инструкций 109
2.17,5 x86 Резюме 110
2.18 Пример: оставшаяся часть системы обучения RISC-V 111
2.19 ошибки и ловушка 112
2.20 Резюме этой главы 113
2.21 Историческая перспектива и чтение расширения 115
2.22 Упражнение 115
Глава 3 Компьютерный арифметический бой 121
3.1 Введение 121
3.2 Добавить метод и метод вычитания 121
3.3 Умножение 124
3.3.1 Серийная версия алгоритма умножения и их аппаратной реализации 124
3.3.2 Принесите символическое умножение 127
3.3.3 Быстрое умножение 127
3.3.4 Умножение в RISC-V 127
3.3.5 Резюме 128
3.4 128
3.4.1 За исключением метода алгоритма и их аппаратной реализации 128
3.4.2 Существует метод удаления символа 131
3.4.3 Метод быстрого удаления 131
3.4.4 Удаление в RISC-V 132
3.4.5 Резюме 132
3.5 Работа с плавающей запятой 133
3.5.1 Представление с плавающей запятой 134
3.5.2 Исключение и прерывание 135
3.5.3 IEEE 754 Стандарт номера плавающей точки 135
3.5.4 Плюс метод плюс 138
3.5.5. 141
3.5.6 Инструкции с плавающей запятой в RISC-V 144
3.5.7 Точная арифметика 148
3.5.8 Резюме 150
3.6 Параллелизм и компьютерная арифметика: суб -характер Параллель 151
3.7 Пример: расширение SIMD и расширенное расширение вектора в x86 151
3.8 Ускорение: параллельная и умножение матрицы и матрица 153
3.9 ошибки и ловушка 155
3.10 Эта глава является краткой 158
3.11 Историческая перспектива и чтение расширения 159
3.12 Упражнение 159
Глава 4 Процессор 163
4.1 Введение 163
4.1.1 Основная реализация RISC-V 164
4.1.2 Обзор реализации 164
4.2 Общий метод логического дизайна 166
4.3 Установить канал данных 169
4.4 Простой план реализации 175
4.4.1 Alu Control 175
4.4.2. Основная конструкция основного блока управления 176
4.4.3 Операция канала данных 180
4.4.4 Конец контроля 182
4.4.5 Почему он сейчас не использует ни одного цикла для его достижения 182
4.5 Обзор фильмов 183
4.5.1 Конструкция системы инструкций для сборочной линии 187
4.5.2 Приключения на сыновжной линии 187
4.5.3 Резюме 193
4.6 Канал данных и управление Filial Line 194
4.6.1 Графическое представление линии сборки 203
4.6.2 Управление линии сыновки 205
4.7 Приключение данных: доставка и пауза 208
4.8 КОНТРОЛЬНЫЕ Приключения 218
4.8.1 Предположим, что ветвь не происходит 218
4.8.2 Короткая задержка ветви 219
4.8.3 Прогноз динамического ветви 221
4.8.4 Сводка фильмов 223
4.9 Исключение 223
4.9.1 Как справиться с исключениями в структуре архитектуры RISC-V 224
4.9.2 Исключение в токе сборочной линии 225
Прошлая природа между 4.10 инструкциями 228
4.10.1 Концепция спекуляций 229
4.10.2 Статический запуск 230
4.10.3 Динамический многоупомянутый процессор 234
4.10.4 Усовершенствованная сборочная линия и энергоэффективность 237
4.11 Пример: Arm Cortex-A53 и Intel Core I7 Структура пленки 238
4.11.1 ARM Cortex-A53 238
4.11.2 Intel Core i7 920 240
4.11.3 Intel Core I7 Производительность процессора процессора 242
4.12 Ускорение: уровень инструкции параллель и умножение матрицы 243
4.13 Усовершенствованная тема: Обзор цифрового дизайна -Моделирование языка аппаратного дизайна и больше примеров фильма 246
4.14 ошибка и ловушка 246
4.15 Резюме этой главы 247
4.16 Историческая перспектива и чтение расширения 247
4.17 Практика 247
Глава 5 Большой и быстро: иерархическое хранилище 258
5.1 Введение 258
5.2 Технология хранения 262
5.2.1 Технология хранения SRAM 262
5.2.2 Технология хранения DRAM 262
5.2.3 Флэш -память 264
5.2.4 Диск 264
5.3 Кэш Фонд 266
5.3.1 Посещение кеша 268
5.3.2 Обработка кэша. 272
5.3.3 Операция по написанию лечения 273
5.3.4 Экземпляр кэша: процессор Intrinsity Fastmath 275
5.3.5 Резюме 276
5.4 Оценка и улучшение эффективности кэша 277
5.4.1 Используйте более гибкую стратегию замены, чтобы снизить эффективность отказа 279
5.4.2 Найти блоки данных в кэше 283
5.4.3 Выберите замененный блок данных 284
5.4.4 Используйте многоуровневый кэш, чтобы снизить стоимость сбоя 285
5.4.5 Оптимизируйте программное обеспечение через суб -блоки 287
5.4.6 Резюме 291
5.5 Надежный уровень памяти 291
5.5.1. Определение сбоя 291
5.5.2. Правильно 1 ошибка и обнаружение 2 неправильных кодов Ханминга 293
5.6 Виртуальная машина 296
5.6.1 Основные условия для монитора виртуальной машины 297
5.6.2. 297
5.6.3 Архитектура системы защиты и обучения 298
5.7 Виртуальное хранилище 298
5.7.1 Хранение и поиск 301
5.7.2 Отсутствие неудачи страницы 303
5.7.3 Виртуальное хранилище поддерживает большое виртуальное адресное пространство 304
5.7.4 о письме 305
5.7.5 Ускоренная конверсия адреса: TLB 306
5.7.6 Intrinsity FastMATH TLB 307
5.7.7 Интегрированное виртуальное хранилище, TLB и кэш 309
5.7.8 Защита в виртуальном хранении 311
5.7.9 Лечение неудачи ТЛБ и отсутствия страниц сбоя 312
5.7.10 Резюме 314
5.8 Общая структура иерархической структуры хранения 315
5.8.1 Вопрос 1: Куда можно было разметить блок 315
5.8.2 Вопрос 2: Как найти блок 316
5.8.3 Вопрос 3: Какой из них заменяется, когда кэш не стерж. 317
5.8.4 Вопрос 4: Как справиться с письменными операциями 317
5.8.5 3C: интуитивно понятная модель понимания структуры уровня хранения 318
5.9 Используйте автоматическую машину с ограниченным состоянием для управления простым кешем 320
5.9.1 Простой кеш 320
5.9.2. Автоматическая машина с ограниченным состоянием 321
5.9.3 Используйте автоматическую машину с ограниченным состоянием в качестве простого контроллера кэша 322
5.10 Параллельная и иерархическая структура хранения: консистенция кэша 324
5.10.1 Основное решение для реализации согласованности 325
5.10.2 Соглашение о надзоре 325
5.11 Структура параллелей и уровня хранения: дешевый диск избыточный массив 327
5.12 Усовершенствованная тема: реализовать контроллер кэша 327
5.13 Пример: иерархическая структура хранения коры Arm Cortex-A53 и Intel Core i7 327
5.14 Пример: другие детали и специальные инструкции системы RISC-V 331
5.15 Ускорение: блок кэша и умножение матрицы 331
5.16 ошибки и ловушка 333
5.17 Резюме этой главы 336
5.18 Историческая перспектива и чтение расширения 337
5.19 Упражнения 337
Глава 6 Параллельный процессор: от клиента в облако 348
6.1 Введение 348
6.2 Сложность создания процедур параллельной обработки 350
6.3 SISD, MIMD, SIMD, SPMD и Vector Machine 354
6.3.1 SIMD в X86: мультимедийное расширение 355
6.3.2 Векторная машина 355
6.3.3 Вектор и скалярное количество 356
6.3.4 Вектор и мультимедийное расширение 357
6.4 Аппаратное многочисленное 359
6.5 Multi -Core и другие общими памятью Multi -Processor 362
6.6 Введение в GPU 365
6.6.1 NVIDIA GPU Архитектура Введение 366
6.6.2 Структура хранения графических процессоров NVIDIA 367
6.6.3 Outlook на GPU 368
6.7 Кластер, складирование компьютер и другие сообщения прохождение многогранника 370
6.8 Multi -processor Setwork Topology Введение 374
6.9 Связь с внешним миром: сеть кластеров 376
6.10 Многочисленные тесты процессора и модель производительности 377
6.10.1 Модель производительности 379
6.10.2 Модель линии крыши 380
6.10.3 Сравнение двух поколений Opteron 381
6.11 Пример: просмотрите модель линии крыши Intel Core I7 960 и Nvidia Tesla GPU 384
6.12 Ускорение: мульти -процедура и умение матрицы 388
6.13 ошибки и ловушка 390
6.14 Резюме этой главы 391
6.15 Историческая перспектива и чтение расширения 393
6.16 Упражнение 394
Приложение основы логического дизайна 402
Глоссарий 460
Сетевой контент
Приложение B Графическая обработка
Приложение C будет управлять управлением аппаратным обеспечением
Приложение D Упрощенная архитектура инструкции архитектура инструкций
Расширенное чтение
