[Официальный подлинный] Анализ и проектирование цифровых логических схем № 2 Электронная информационная инженерия Xiong Xiojun Ma Ran Wang Xuzhi Xue Lei Tsinghua University Press
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товара
|   название книги: |   |
|   издательство: |   Tsinghua University Press |
|   дата публикации | 2017 |
| номер ISBN: | 9787302457282 |
 |
Основываясь на цифровой логике, эта книга всесторонне вводит основную теорию, методы анализа, всеобъемлющие методы и практические применения цифровых цепей.Эта книга разделена на главу 8, глава 1 представляет собой конверсию и обычно используется между цифровыми системами; 5 Представьте себе анализ, методы проектирования и применение среднего логического модуля схемы времени;За каждой главой есть соответствующие упражнения. |
 |
|
Эта книга написана на основе многолетнего опыта преподавания автора.Объектом адаптации является бакалавриат электронная информация, коммуникационная инженерия, электротехника и автоматизация, машиностроение и электротехника, а также компьютерные науки и техники.“&Rdquo; система |
|
Глава 1 Цифровая схема 1.1 Цифровой сигнал и цифровой схему 1.1.1 Цифровой сигнал 1.1.2 Цифровая схема 1.2 Значение 1.2.1 Различные представления в входе 1.2.2 Преобразование между различными входами 1.3 кодирование двойного значения 1.3.1 Представление количества символов 1.3.2 Обычно используется два кода Тим Тим Тимп 1.3.3N's BCD -представление кода и 8421 BCD -код плюс/вычитание 1.4 Логические отношения 1.4.1 Основные логические отношения 1.4.2 1.5 Логические отношения и цифровая схема Упражнение 1 Глава 2 Логическая функция и база комбинации 2.1 Логический номер 2.1.1 Основная формула для логической алгебры 2.1.2 Основные правила логики алгебры 2.1.3 Формула формулы логической функции 2.2 Стандартная форма логической функции 2.2.1 Минимальный элемент и формула выражения минимального элемента 2.2.2 Максимальные и максимальные выражения 2.2.3 Связь между минимальными и максимальными элементами 2.3 Cunu и его упрощение 2.3.1 Cunu 2.3.2 Логическая функция и каноту 2.3.3 Используйте карновацию упрощенную логическую функцию 2.3.4 Упрощение логических функций с беспрецедентными элементами 2.4 Проектная основа комбинированной схемы 2.4.1 Дизайн энкодера 2.4.2 Дизайн декодеров 2.4.3 Конструкция селектора данных 2.4.4 Дизайн численного компаратора 2.4.52 -bit adder Design Упражнение 2 Глава 3 Комбинированная конструкция логической цепи 3.1 Электрические характеристики интегрированной логической цепи 3.1.1 Основные электрические индикаторы интегрированной цепи 3.1.2 Выходная структура логической цепи 3.1.3 Обратите внимание на проблему использования чипов 3.1.4 Положительная, негативная полярность логики 3.1.5 Общие дверные цепи 3.2 Общие модули логики комбинации 3.2.14 -bit Параллельное добавление магического оружия 3.2.2 Числовой компаратор 3.2.3 Декодер 3.2.4 Селектор данных 3.2.5 автобусных приемопередатчиков 3.3 Пример приложения 3.4 опасность и конкуренция 3.4.1 Классификация опасной 3.4.2 Выход схемы при задержке задерживается 3.4.3 Логическая опасность и ее устранение 3.4.4 Функция и опасная 3.4.5 Динамическая опасность Упражнение 3 Глава 4 время -Основы схемы заказа 4.1 Интегрированный триггер 4.1.1 Базовый триггер RS 4.1.2 Триггер управления часами RS 4.1.3d триггер 4.1.4JK Триггер 4.2 Применение триггера 4.2.1D Триггер 4.2.2JK Триггер 4.2.3 Асинхронное цифровое устройство 4.3 Схема логики синхронного времени 4.3.1 Основная концепция логической схемы времени -заказ Анализ анализа 4,3,2 метра схемы схемы 4.3.3 Анализ анализа цепи Мура 4.3.4 Самоактивирован 4.4 Интегрированный счетчик и его приложение 4.4.1 Интегрированный счетчик 4.4.2 AnyModer 4.4.3 Расширение счетчика 4.4.4 Пример интегрированного приложения встречного приложения 4.5 Интегрированное регистр смещения и его приложение 4.5.1 Интегрированное реестр смещения 4.5.2 Электризируемый счетчик 4.5.3 Применение регистра смены при преобразовании данных Упражнение 4 Глава 5 Синхронная цепь и конструкция цифровой системы 5.1 Основной метод проектирования схемы синхронного времени 5.1.1. Создание первоначальной карты государственной таблицы и таблицы государственной таблицы 5.1.2 Используйте триггер для реализации распределения статуса 5.1.3 Экспорт уравнения стимулирования и выходного уравнения триггера 5.2“” 5.2.1 Напишите таблицу состояния кодирования 5.2.2 Карнотами 5.2.3 Нарисуйте логическую диаграмму 5.3 Используйте“” 5.3.1 Прямое распределение статуса триггера 5.3.2 Сделайте логическую вторичную таблицу 5.3.3 Экспорт уравнения стимулирования каждого триггера и выходного уравнения цепи 5.3.4 Нарисуйте логическую диаграмму 5,4 смещения часов в последовательной цепи 5.4.1 Феномен сдвига часов 5.4.2 Последствия смещения часов. 5.4.3 Методы предотвращения смещения часов Упражнение 5 Глава 6 Основные принципы и структуры интегрированного АЦП и ЦАП 6.1 Интегрированный конвертер цифрового модуля 6.1.1 DAC DAC с двойной энергией СЕТИ 6.1.2 DAC с двойной Т -обратной сетью Основные технические параметры 6.2DAC 6.2.1 Минимальное выходное напряжение и выходное напряжение в полном диапазоне 6.2.2 разрешение 6.2.3 Ошибка преобразования и причина причины 6.2.4DAC Время создания 6.3 Интегрированный конвертер модели 6.3.1ADC процесс обработки 6.3.2 Параллельная АЦП 6.3.3 АЦП ближе один за другим 6.3.4 ADC двойной экстракции Основные технические параметры 6.4ADC Упражнение 6 Глава 7 Программируемое логическое устройство и его основание для применения 7.1pld Основной принцип 7.1.1pld Основная композиция 7.1.2pld программирования и структуры массива 7.1.3pld's Logic Symbol 7.2 Чтение только памяти 7.2.1 Принцип композиции Применение 7.2.2rom в комбинированной логической конструкции 7.3 программируемый логический массив 7.3.1 Комбинированная логическая схема PLA 7.3.2 Time Logic PLA Схема Упражнение 7 Глава 8 Описание оборудования. Основы языка 8.1 Описание оборудования обзор языка 8.2VHDL языковой описание Основные методы цифровых систем 8.2.1VHDL Библиотека и сумка 8.2.2 Заявление о описании объекта 8.2.3 Описание структуры 8.3VHDL назначение, судебное решение и заявление о цикле 8.3.1 Заявления по назначению сигнала и переменных 8.3.2Ifeelse 8.3.3 Заявление 8.3.4 8.3.5next, выход 8.4 Заявление процесса 8,5VHDL дизайна пример комбинации логической схемы 8.6VHDL Пример схемы времени схемы проектирования 8.6.1 Описание тактового сигнала 8.6.2 Синхронизация и не -синхронный сброс триггера Упражнение 8 Основная ссылка |
 |
Предисловие Эта книга пересмотрена и обновляется на основе первого издания.Подходящими читателями являются бакалавриат, инженерная инженерия, электротехника и автоматизация, электромеханическая инженерия и информатику и технологии.“&Rdquo; система
|