[Официальное подлинное] Altera FPGA Engineer Руководство по росту DSP Разработка и проектирование системы SOPC System Architecture SOC System Development Development Development Software Software
Цена: 705руб. (¥39.2)
Артикул: 17848081118
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товараПродавец:中交盛世图书专营店
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥77.91 401руб.
¥721 295руб.
¥98.41 770руб.
¥28.5513руб.
| |||||||
| |||||||
|   название книги: |   |
|   Цена книги: |   |
|   Автор книги: |   |
|   издательство: |   Tsinghua University Press |
|   Дата публикации: | 2012 |
| номер ISBN: | 9787302280996 |
|   открытая книга: | 16 |
|   украшение: |   Установка |
|   страница: |   |
|   Версия: |   издание 1 |
 |
| «Руководство по росту инженера Altera FPGA» принимает FPGA Altera в качестве примера.«Руководство по росту инженера Altera FPGA» объясняет большое количество типичных примеров для читателей, чтобы понять и заниматься спортом.Кроме того, для того, чтобы помочь читателям учиться лучше, «Руководство по росту инженера Altera FPGA» предоставляет вспомогательные видео -видео. код «Руководство по росту инженера Altera FPGA» включает в себя широкий спектр.Конкретное содержание включает в себя: Обзор разработки EDA, процесс разработки Altera Quartus II, мастер разработки Altera Quartus II, язык VHDL, базовый дизайн логической схемы, макро -модуль, функциональное применение LPM, дизайн разработки DSP на основе FPGA, SOPC System Framework, SOC System Hardware Development Development Development Hardware Hardware Development. , Разработка программного обеспечения SOPC System, NIOS II обычно используется периферийные устройства, технология оптимизации логики и т. Д. |
 |
Глава 1 Основы развития FPGA Глава 1 Обзор технологии EDA 1.1 EDA Technology and Development 1.1.1 Что такое технология EDA 1.1.2 Дизайн цифровой системы на основе крупных устройств логики программирования программирования 1.2 Введение в разработку программируемых логических устройств 1.2.1 Основной процесс логического дизайна 1.2.2. Программируемое логическое устройство приятель 1.2.3 От PAL до PLD до сложного программируемого логического устройства CPLD 1.2.4 От CPLD до генерации FPGA 1.2.5 Решение в задачах системного программирования 1.3 Структура и ресурсы системы FPGA 1.3.1 Программируемая логическая единица (LE) 1.3.2 Программная проводка 1.3.3 Программный ввод/вывод 1.3.4 Встроенная память ОЗУ 1.3.5 Встроенный множитель 1.3.6 часы 1.3.7 Заблокировать петлю 1.3.8 Сравнение FPGA и CPLD 1.4 Процесс проектирования FPGA 1.5 Altera Company FPGA Low -cost Device— 1.5.1 Основные функции 1.5.2 Приложение на основе обработки цифровых сигналов (DSP) 1.5.3 Специальный интерфейс внешней памяти 1.5.4 встроенное кольцо блокировки 1.5.5 Характеристики ввода/вывода однозначного 1.5.6 Дифференциальные характеристики ввода/вывода 1.5.7 Автоматическое обнаружение CRC 1.5.8. Поддерживать встроенный процессор NIOS II. 1.6 Altera Company FPGA High -cost Device— 1.6.1 Основные функции 1.6.2 Архитектура 1.6.3 Trimatrix встроенная память 1.6.4 Блок DSP 1.6.5 Часовой сеть и контур блокировки 1.6.6 Высоко -скорость сигнала ввода/вывода и интерфейс 1.6.7 1.7 Резюме Глава 2 Процесс разработки программного обеспечения Altera Quartus II 2.1 Обзор квартала II 2.1.1 Характеристики программного обеспечения Quartus II 2.1.2 Программный процесс разработки Quartus II и интегрированные инструменты 2.1.3 Пользовательский интерфейс программного обеспечения Quartus II 2.2 Дизайн ввода 2.2.1 Проект истеблишмента 2.2.2 Метод ввода 2.3 Ограниченный ввод 2.3.1 Используйте выделения редакторов 2.3.2 Используйте Pinker Planner 2.3.3 Используйте диалоговое окно «Настройки» 2.4 Комплексный 2.4.1 Комплексные инструменты, интегрированные с использованием программного обеспечения Quartus II 2.4.2 Используйте другие комплексные инструменты EDA 2.4.3 Используйте RTL Viewer и Vation Machine Viewer, чтобы проанализировать комплексные результаты 2.5 2.5.1 Установите опцию Fitter 2.5.2. Установите вариант комплексной физической оптимизации 2.5.3. Зарезервируйте распределение через анти -стандарт 2.6 Моделирование 2.6.1 Настройки симулятора квартала II 2.6.2 Установите файл формы сигнала для моделирования 2.7 Программирование и конфигурация 2.7.1 Установите файлы программирования 2.7.2 Программирование и конфигурацию устройства 2.8 Резюме Глава 3 Altera Quartus II мастер разработки программного обеспечения 3.1 Процесс редактирования и проектирования модулей 3.1.1 Установление входного файла на схематической диаграмме 3.1.2 Ввод модуля диаграммы 3.1.3 Процесс проектирования схематической диаграммы 3.1.4 Моделирование формы волны 3.1.5 распределение выводов 3.1.6 Скачать проверка 3.1.7 Несколько общих функций квартала II. 3.2 Текст редактирования и процесса проектирования 3.2.1 Установить текстовые файлы 3.2.2 Процесс разработки текста—— 3.2.3 Процесс разработки текста—— 3.2.4 Процесс разработки текста—— 3.2.5 Процесс разработки текста—— 3.2.6 Процесс разработки текста—— 3.3 Смешанный дизайн 3.3.1 Установите противоположный файл 3.3.2 Установить файл схемы отображения кода декодирования с семью сегментами 3.3.2 Процесс проектирования 3.4 Реальное время теста с использованием сигнала Tap II 3.4.1 Редактировать окно для сигнала Tap II 3.4.2 Отрегулируйте сигнал, который будет протестирован 3.4.3 Установите параметр Tap Tap Tap II 3.4.4 Диск депозита файла 3.4.5 Выбор компиляции 3.4.6 Запустите сигнал Tap II для анализа выборки 3.4.7 Другие настройки и методы управления сигналом Tap II 3.5 Резюме Глава 4 Основы языка VHDL 4.1 Основная структура языка VHDL. 4.1.1 Сущность 4.1.2 Структура 4.1.3 Конфигурация 4.1.4 Библиотека 4.2 Элемент языка VHDL 4.2.1 Правила грамматики VHDL 4.2.2 Объект данных VHDL 4.2.3 Тип данных 4.2.4 Операционные символы 4.3 Заявление последовательности 4.3.1 Заявление о присвоении 4.3.2 Если оператор 4.3.3 Заявление о дел 4.3.4 Заявление петли 4.3.5 Говоря о цикле 4.3.6 Заявление о возврате 4.4.7 Нулевое заявление 4.4 Параллельное предложение 4.4.1 Оператор назначения параллельного сигнала 4.4.2 оператор процесса (процесса) 4.5 Подпрограмма 4.5.1 Процесс 4.5.2 Функция 4.6 Стиль описания языка VHDL 4.6.1 Описание поведения 4.6.2 Описание потока данных 4.6.3 Структурное описание 4.7 Резюме Глава 5 Основной дизайн логической цепи 5.1 Конструкция комбинированной логики 5.1.1 Конструкция дверной цепи 5.1.2 Три -государственный дизайн дверей и автобусного буфера 5.1.3 Дизайн кодера и декодера 5.1. 5.2 Конструкция схемы логики синхронизации 5.2.1 Дизайн триггера 5.2.2. Регистрация дизайна 5.2.2 Счетчик дизайн 5.3 Ограниченный конструкция машины с ограниченной государственной машиной 5.3.1 Ограниченный обзор статуса 5.3.2 Алгоритм Описание машины с ограниченным состоянием 5.3.3 Режим описания VHDL с ограниченным состоянием машины 5.4 Пример дизайна: конструкция управления светом сигнала движения 5.4.1 Требования к проектированию контроллера сигнала трафика. 5.4.2 Проектный анализ контроллера света сигнала трафика 5.5 Резюме Глава 2 часть разработки экземпляра FPGA Глава 6 Применение макро -модуля и функции LPM 6.1 Использование модулей памяти 6.1.1 Использование ОЗУ 6.1.2 Установление ПЗУ 6.1.3 Установление и использование FIFO 6.2 Использование магических и блокирующих колец 6.2.1 Использование методора 6.2.2 Использование контуры блокировки 6.3 NCO IP -ядро использование 6.4 Пример дизайна на основе модуля макроса 6.4.1 Конструкция генератора сигналов синусоидальной волны 6.4.2 Конструкция накопления сборочной линии 6.5 Резюме Глава 7 Разработка и дизайн DSP на основе FPGA 7. Обзор 7.2 Введение и процесс проектирования функции строителя DSP 7.2.1 Введение в функцию строителя DSP 7.2.2 Процесс проектирования строителя DSP 7.3 Примеры проектирования на основе технологии Builder DSP—— 7.3.1 Установите модель алгоритма в Matlab/Simulink 7.3.2 Подготовка 7.3.3 Добавить модуль блока в окно новой модели 7.3.4 Моделирование в среде Simulink 7.3.5 Функциональное моделирование в среде моделей 7.3.6 Моделирование времени -секвенирования в среде квартала II 7.4 Иерархический дизайн на основе строителя DSP—— 7.4.1 Принцип FIR -фильтра 7.4.2 Установить модель проектирования системы 7.4.3 Установите модель подсистемы 7.4.4 Моделирование в Simulink и Modelsim Функция функции 7,5 мегакора 7.5.1 Установите функцию мегакора 7.5.2 Процесс проектирования использования функции Megacore 7.5.3. Используйте функцию Megacore для разработки FIR -фильтра 7.6 Резюме Глава 3 FPGA Advanced Application Part Глава 8 Обзор разработки технологий SOPC 8.1 Концепция SOPC 8.2 Ядро системы SOPC—— 8.3 Процесс разработки системы SOPC 8.3.1 Процесс проектирования SOPC Builder 8.3.2 Фаза дизайна SOPC 8.4 Среда разработки системы SOPC 8.5 Резюме ГЛАВА 9 СОЗДАНИЕ СОЗДАНИЯ SOPC 9.1 Архитектура процессора NIOS II 9.1.1 Внутренние регистры NIOS II 9.1.2 NIOS II Память и организация ввода/вывода 9.2 NIOS II ненормальное лечение 9.2.1.Аппаратное прерывание 9.2.2.Программное обеспечение аномалия 9.2.3.NIOS II Аномальный процесс обработки 9.3 Арифметическая логическая единица и сигнал сброса 9.3.1.Арифметическая логическая единица 9.3.2 Сигнальный сигнал 9.4 Модуль отладки JTAG 9.5 Автобус Avalon 9.5.1 Спецификация взаимосвязи Avalon 9.5.2 Концепция автобуса Avalon 9.5.3 Автобус Avalon Bus Signal 9.5.4 Сигнал прерывания и сброса Авалона 9.5.5 Автобусная передача Avalon 9.6 Резюме Глава 10 SOC System Development Development 10.1 Требования к проектированию для цифровых часов 10.2 Процесс разработки оборудования 10.3 Создать проект Quartus II 10.3.1 Создать проект Quartus II 10.3.2 Создайте физический файл верхнего уровня 10.4 Создать системный модуль NIOS II 10.4.1 Создать новую систему 10.4.2 Добавить процессор NIOS II 10.4.3 Добавить периферический модуль 10.4.4 Адрес каждого IP -модуля системы и распределение номера прерывания, конфигурации системы NIOS II 10.4.5 Сгенерировать NIOS II и добавить в проект 10.4.6 Установите модуль PLL блокировки 10.5 Компиляция и загрузка 10.5.1 распределение выводов 10.5.2 Конфигурационный проект 10.5.3 Дизайн компиляции 10.5.4 Скачать конфигурацию программы 10.6 Резюме Глава 11 Разработка программного обеспечения SOPC SOPC 11.1 NIOS II IDE ВВЕДЕНИЕ 11.1.1 NIOS II IDE модуль функционального модуля IDE 11.1.2 Процесс разработки NIOSII IDE 11.2 Пример на основе программного обеспечения Niosⅱide—— 11.2.1 Создание разработки программного обеспечения 11.2.2 Проект компиляции 11.2.3 Беги 11.3 Дизайн программы цифровых часов. 11.4 Системная библиотека HAL 11.4.1 HAL Краткое описание 11.4.2 Основные ресурсы HAL в настоящее время предоставлены 11.5 Используйте HAL для разработки приложений 11.6 Резюме Глава 12 NIOS II Общее использование мегаполитен 12.1 Входное и выходное ядро (PIO) параллельно (PIO) 12.1.1 Введение в ядро Pio 12.1.2 Конфигурация ядра Pio 12.1.3 Pio ядро C языковое программирование языка 12.2 Использование таймера 12.2.1 Введение 12.2.2 Конфигурация ядра таймера 12.2.3 C языковое программирование ядра таймера 12.3 Использование контроллера интерфейса вспышки 12.3.1 Профиль контроллера интерфейса флэш -интерфейса 12.3.2 Конфигурация контроллера CFI 12.3.3 CFI Controller C Программирование языка 12.4 Использование контроллера SDRAM 12.4.1 Обзор ядра контроллера SDRAM 12.4.2 Конфигурация ядра SDRAM 12.4.3 Программное программирование 12.5 Использование UART 12.5.1 Введение в ядро UART Core 12.5.2 Реестр ядра UART 12.5.3 Конфигурация ядра UART 12.5.4 Программное программирование 12.6 Резюме Глава 13 Технология оптимизации логики. 13.1 Профиль технологии оптимизации логики. 13.1.1 Цели метода проектирования логика 13.1.2 Область логика. 13.1.3 Основной способ заблокировать область 13.1.4 Процесс применения технологии логика 13.2 Конкретные примеры, подготовленные для технологии логики применения 13.2.1 Цифровая структура фильтра и ее описание VHDL 13.2.2 Дизайн фильтра и результаты 13.3 Дизайн оптимизации логики.—— 13.3.1 Создайте базовый проект модуля 13.3.2 Установите родительскую область 13.3.3 Определите логическую блокировку 13.3.4 Переместите дизайнерский объект в блокировку 13.3.5 Модуль оптимизированного фильтра 13.3.6 Файлы VQM после блокировки выходной логики 13.4 Дизайн оптимизации логики.—— 13.4.1. Создание проектов высшего уровня 13.4.2 Добавить файл vqm в инженерную инженерию верхнего уровня 13.4.3 13.5 Резюме Глава 14 Пример проектирования цифровой системы—— 14.1 Конструкция электронного инструмента 14.1.1 Требования к проектированию 14.1.2 Принцип дизайна 14.1.3 иерархическая схема дизайна музыкальной цепи производительности аппаратного обеспечения 14.2 Дизайн FFT 14.2.1 Принцип БПФ 14.2.2 Методы, основанные на дизайне DSP Builder FFT 14.3 SD -карта дизайн диска привода 14.3.1 SD -карта и ядра SPI 14.3.2 SD -карта и цепь интерфейса FPGA 14.3.3 SOPC Design аппаратной системы 14.3.4 Дизайн системного программного обеспечения 14.4 Резюме |
 |
«Руководство по росту инженера Altera FPGA» предоставляет 8 -часовое мультимедийное обучение видео,“&Rdquo; , охватывая базовую конструкцию логической схемы для проектирования модуля DSP, а затем для проектирования мягкого ядерного процессора, перечислите большое количество примеров, чтобы объяснить контент, который трудно понять, и дать подробные объяснения и шаги реализации , сосредоточиться на реализации дизайнерских идей с верхних, культивируйте иерархические и модульные дизайнерские идеи, предоставить учителям преподавание PPT. «Руководство по росту инженеров Altera FPGA» подходит для студентов в различных колледжах и университетах в различных колледжах и университетах, которые изучают развитие и дизайн FPGA. |
 |
Чен Синбо, окончил Университет электронной науки и техники Ченгду, имеет степень магистра по схемам и системам и получил степень магистра в области инженерии.В настоящее время он работает в Школе инженерии электротехники, Панжухуа Колледжа Сычуань, и занимается преподаванием и научными исследованиями в области электронных информационных инженеров.Он отвечал за учебные курсы, такие как «Дизайн цифровой схемы», «Цифровая обработка сигналов», «Программа VHDL», «Фонд CPLD/FPGA» и «Комплексный экспериментальный эксперимент по электронной технологии».Участвовал в разработке и разработке э -экологических препаратов студентов и участвовал в разработке и разработке многих крупных проектов. |
 |
Страница авторских прав: Иллюстрация: Глава 1 Обзор технологии EDA Сегодняшняя цифровая электронная технология быстро развивалась, что эффективно продвигает и способствует улучшению социальной производительности и социальной информации.Цифровая электронная технология постепенно проникла в различные области человеческой жизни.От потребительской электроники и оборудования для автоматизации промышленной автоматизации до аэрокосмических технологий можно увидеть цифровые электронные технологии.В то же время, как разработка технологий, метод проектирования электронных продуктов также изменил огромные изменения. 1.1 EDA Technology and Development Инженеры по цифровым электронным технологиям в настоящее время сталкиваются с беспрецедентными проблемами.С одной стороны, электронные компании требуют, чтобы инженеры разрабатывали новые продукты в более короткое время, и их производительность лучше, чем конкурентоспособные продукты.С другой стороны, технические изменения очень быстрые.Поэтому технология EDA возникла, став вышеупомянутым решением&LDQUO” 1.1.1 Что такое технология EDA EDA Technology - это новая технология, которая быстро развивается.Он использует крупные устройства логики программирования в качестве разработчика, а также язык описания аппаратного описания в качестве основного выражения системного логического описания, а также программного обеспечения для разработки и экспериментальной системы разработки компьютерных и крупных устройств логики программирования в качестве инструментов проектирования.Он может разработать электронные системы с помощью программного обеспечения, автоматически завершать логическое компиляцию, логическое упрощение, логическую сегментацию, логическую всестороннюю и оптимизация логики, логическая проводка макета, логическое моделирование аппаратной системы. система или выделенный интегрированный чип.Использование технологии EDA для разработки электронной системы имеет следующие характеристики. Разработка оборудования по программному обеспечению. Преобразование системы, разработанной программным обеспечением в аппаратную систему, автоматически завершено соответствующим программным обеспечением для разработки. Связанное программное обеспечение может использоваться для различного моделирования во время процесса проектирования. Система может быть запрограммирована на -сайт и обновление онлайн. Вся система может быть интегрирована на чип, с небольшим размером, низким энергопотреблением и высокой надежностью.Поэтому технология EDA является тенденцией разработки современного электронного дизайна. EDA Technology является основной технологией проектирования цифровых систем и одним из основных навыков, которые электронный профессиональный и технический персонал должен освоить.Текущие крупные программируемые логические устройства -это CPLD (сложное программируемое логическое устройство) и FPGA (программируемый логический массив). 1.1.2 Дизайн цифровой системы на основе крупных устройств логики программирования программирования Большая часть дизайна современных цифровых систем основана на крупных устройствах логики программирования, это потому, что дизайн, основанный на крупных устройствах логики программирования, имеет быструю рыночную работу, высокую гибкость, индивидуальные решения, низкие затраты на разработку и на затратах на разработку и на ON ON -Сейт обновлений на обновлениях -sitese, таких как способности.Инженер сначала задумает систему или проектирование, а затем использует язык с высоким уровнем уровня (Verilog HDL или язык VHDL) на компьютере, чтобы описать эту идею и разработку программного кода. |