Цифровой дизайн и компьютерная архитектура (оригинальная книга 2 & middot; версия ARM)
Цена: 1 671руб. (¥92.9)
Артикул: 602791016574
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товараПродавец:当当网官方旗舰店
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥ 42.65 29.5531руб.
¥ 35.21 35.2633руб.
¥ 53.78 46.5837руб.
¥15.8285руб.
......
Хвалить
Переводчик
Предисловие
Глава 1 Бинарник 1
1.1 План курса 1
1.2 Сложность искусства управления 1
1.2.1 Аннотация 1
1.2.2 Ограничение 2
1.2.3 Три принципа 3
1.3 Цифровая абстракция 3
1.4 Цифровая система 4
1.4.1 Top To Top Metal № 4
1.4.2 Бинарный номер 5
1.4.3 шестнадцать -в -продукта № 6
1.4.4 байт, полу -байты и слова 7
1.4.5 Dinary и Plus Method 8
1.4.6 Количество бинарных систем с символами 8
1,5 логический затвор 10
1.5.1 не -Gate 11
1.5.2 Подушка 11
1.5.3 и ворота 11
1.5.4 или дверь 11
1.5.5 Два других двери входной логики 12
1.5.6 Введите дверь 12
1.6 Под абстракцией чисел 13
1.6.1 напряжение питания 13
1.6.2 Логический уровень 13
1.6.3.
1.6.4 Характеристики передачи напряжения DC 14
1.6.5 Статическое ограничение 15
*1,7 CMOS Crystal Tipe 16
1.7.1 Полупроводник 16
1.7.2 Диод 17
1.7.3 Конденсатор 17
1,7,4 нмос и PMOS Transistors 17
1.7,5 CMOS не -клуба 19
1.7.6 Другие CMOS Logic Doors 19
1.7.7 Дверь передачи 21
1.7.8 Class NMOS Logic 21
*1.8 Потребляемое энергопотребление 22
1.9 Сводка и перспективы 22
Упражнение 23
Интервью Вопрос 29
Глава 2 Дизайн комбинированной логики 30
2.1 ВВЕДЕНИЕ 30
2.2 Логическое выражение 32
2.2.1 Термин 32
2.2.2 и или формула 32
2.2.3 или стиль 33
2.3 Boolean 34
2.3.1 Аксиома 34
2.3.2 Теорема с одной переменной 35
2.3.3 Multi -variable Теорема 36
2.3.4 Единое доказательство теоремы 37
2.3.5 Формалирующее упрощение 37
2.4 От логики до двери 38
2.5 Многоуровневая комбинированная логика 40
2.5.1 Уменьшить оборудование 40
2.5.2 Толкающий пузырь 41
2,6 х и Z43
2.6.1 Незаконное значение x43
2.6.2 Плавающий Z43
2.7 Cunu 44
2.7.1 Принципы рисования круга 45
2.7.2 Кано -графическая упрощенная логика 45
2.7.3 не связанный пункт 48
2.7.4 Резюме 49
2.8 Модуль комбинированной логики 49
2.8.1 Multi -Road Selection 49
2.8.2 Декодер 52
2.9 Время 52
2.9.1 Задержка передачи и*небольшая задержка 53
2.9.2 Облигация облигации 55
2.10 Резюме 57
Упражнение 57
Интервью Вопрос 62
Глава 3 Дизайн Time Logic 63
3.1 Введение 63
3.2 замки и триггеры 63
3.2.1 SR замки 64
3.2.2 D замки 65
3.2.3 D Триггер 66
3.2.4 Регистрация 67
3.2.5 Триггер 67 с включенным концом
3.2.6 Тригги с реанимационной функцией 67
*3.2.7 Дизайн замков и триггеров транзисторов 68
3.2.8 Резюме 68
3.3 Синхронная логическая дизайн 69
3.3.1 Некоторые проблемы с проблемами 70
3.3.2 Схема синхронного синхронизации 71
3.3.3 Синхронная и асинхронная схема 72
3.4 Ограниченная государственная машина 72
3.4.1 Пример дизайна машины с ограниченным состоянием 73
3.4.2 Кодирование статуса 77
3.4.3 Moore -Type State Machine и Mealy State Machine 79
3.4.4 Разложение государственной машины 82
3.4.5 Машина статуса экспорта 83 с диаграммы цепей 83
3.4.6 Резюме 86
3,5 Временная логика схема 86
3.5.1 Динамическое ограничение 87
3.5.2 Системная синхронизация 87
*3.5.3 Смещение часов 91
3.5.4 Sub -Stable State 92
3.5.5 Синхронизатор 93
*3.5.6 Требуется деривация 95
3.6 Параллель 97
3.7 Резюме 99
Упражнение 100
Интервью Вопрос 105
Глава 4 Описание оборудования. Язык 107
4.1 Введение 107
4.1.1 Модуль 107
4.1.2 Происхождение оборудования описания языка 108
4.1.3 Моделирование и всеобъемлющее 109
4.2 Комбинированная логика 110
4.2.1 -BIT Operator 110
4.2.2 Примечания и пространства 112
4.2.3 Уменьшите оператор 112
4.2.4 УСЛУЖИВАНИЕ 112
4.2.5 Внутренняя переменная 114
4.2.6 Приоритет 115
4.2.7 цифровой 116
4.2.8 z и x117
4.2.9 Смешанный 118
4.2.10 Задержка 118
4.3 Структурное моделирование 119
4.4 Time Logic 122
4.4.1 Регистр 122
4.4.2 Зарегистрируйтесь на функции разрешения 123
4.4.3 Регистрация 124 с увеличенным концом
4.4.4 Multi -Register 124
4.4.5 замки 125
4,5 больше комбинированной логики 126
4.5.1 Заявление о дел 127
4.5.2, если оператор 129
4.5.3 Истинное значение подлинного значения Таблица 130
4.5.4 Пруденциальное и не блокирующее назначение 131
4.6 Ограниченная государственная машина 134
*4.7 Тип данных 137
4.7.1 SystemVerilog137
4.7.2 VHDL138
*4.8 Модуль параметризации 140
4.9 Программа тестирования 142
4.10 Резюме 145
Упражнение 145
Интервью Вопрос 152
Глава 5 Общий цифровой модуль 153
5.1 Введение 153
5.2 Арифметическая схема 153
5.2.1 Добавить закон 153
5.2.2 Уменьшение 158
5.2.3 Сравнение 159
5.2.4 Арифметическая логическая единица 160
5.2.5 Смещение и циркулятор 162
*5.2.6 Умножение 162
*5.2.7 Удаление 164
5.2.8 Расширение чтения 164
5.3 Цифровая система 165
5.3.1 Фиксированные номера -система 165
*5.3.2 Система номера с плавающей запятой 166
5.4 модуль схемы порядок времени 169
5.4.1 Счетчик 169
5.4.2 Дисплей -регистр 169
5.5 Массив памяти 171
5.5.1 Обзор 171
5.5.2 Динамический случайный доступ к памяти 173
5.5.3 Статический случайный доступ к памяти 174
5.5.4 Площадь и задержка 174
5.5.5 Зарегистрировать файл 174
5.5.6 Память чтения 175
5.5.7 Логика использования массивов памяти 176
5.5.8 память HDL176
5.6 Логический массив 178
5.6.1 программируемый логический массив 178
5.6.2 В массив дверных дверных дверных дверей.
*5.6.3 Реализация массива 182
5.7 Резюме 183
Упражнение 184
Интервью Вопрос 190
Глава 6 Архитектура 191
6.1 Введение 191
6.2 Язык Ассамблеи 192
6.2.1 Директива 192
6.2.2 Операции: регистрация, память и постоянная 193
6.3 Программирование 196
6.3.1 Инструкция по обработке данных 196
6.3.2 Знаки состояния 198
6.3.3 Филиал 200
6.3.4 Заявление о условии 201
6.3.5 Цикл 202
6.3.6 память 204
6.3.7 Вызов функции 207
6.4 машинный язык 215
6.4.1 Инструкция по обработке данных 215
6.4.2 Инструкция по памяти 218
6.4.3 Инструкция филиала 219
6.4.4 Режим адреса 220
6.4.5 Интерпретация кода машинного языка 220
6.4.6.
*6.5 Компиляция, компиляция и загрузка 222
6.5.1 Картирование памяти 222
6.5.2 Компилирование 223
6.5.3 Сборка 224
6.5.4 Ссылка 225
6.5.5 Загрузка 226
*6.6 Другие темы 227
6.6.1 Загрузить текст 227
6.6.2 NOP227
6.6.3 Аномальные 228
6.7 Тело руки
......В этой книге используется ARM для замены базовой концепции компьютерной организации и дизайна ARM в качестве основного процессора, охватывающего основной контент Digital Logic Design.Эта книга вводит контент от компьютерной организации и дизайна до более подробных уровней популярным образом, охватывая основной контент проектирования цифровой логики и концепцию цифровой логики посредством дизайна микропроцессоров ARM.Типичная особенность этой книги - интеграция цифровой логики и структуры компьютерной архитектуры.......---Об авторе---Сара&Middot;Она работала в HP, San Diego Supercomputing Center, Nvidia и Microsoft Asia Research Institute.
Дэйвид&Middot; Moni&Миддот;Он занимался логикой и конструкцией процессоров итаний и Pentium II в Intel Corporation и служил Sun Microsystems, Hewlett -packard, Evans&Консультант дизайнерских компаний, таких как Сазерленд, получил 12*.
--- Введение переводчика ---
Чен Юнинг  Программное обеспечение и исследовательская группа по программному обеспечению, в основном участвуют в научных исследованиях и преподавании с высоким уровнем вычислений и интеллектуальной обработки изображений.