8 (905) 200-03-37 Владивосток
с 09:00 до 19:00
CHN - 1.14 руб. Сайт - 17.98 руб.

Цифровой дизайн & MDASH;

Цена: 2 027руб.    (¥112.71)
Артикул: 630837634605

Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.

Этот товар на Таобао Описание товара
Продавец:新华文轩旗舰
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥9.9179руб.
¥ 23.8 22.1398руб.
¥ 32.8 9.9179руб.
¥49.9898руб.
  • Информация о товаре
  • Фотографии

Цифровой дизайн——

делать  (Красота) М. Моррис&Миддот;&Миддот;
Конечно   цена:139
вне&Ensp; издание&Encp; Общество:Электронная промышленная пресса
Дата публикации:01 сентября 2020 г.
Страница &Nbsp; номер:700
Пакет   кадр:Оплата в мягкой обложке
ISBN:9787121395864
Редакционная рекомендация

"#.#Базический CMOS интегрированный процесс и логическая дверь.#USE VHDL и SystemVerilog для цифрового дизайна."

Оглавление
●1 цифра A L S YS TEMS и BINAR y Числа
1.1 Digital Systems
1.2 Binary Numbers
1.3 Number-Base Conversions
1.4 Octal and Hexadecimal Numbers
1.5 Complements of Numbers
1.6 Signed Binary Numbers
1.7 Binary Codes
1.8 Binary Storage and Registers
1.9 Binary Logic
2 Boolean Algebra and Logic Gate s
2.1 Introduction
2.2 Basic Definitions
2.3 Аксиоматическое определение логической алгебры
2.4 Основные теоремы и свойства логической алгебры
2.5 Boolean Functions
2.6 Canonical and Standard Forms
2.7 Other Logic Operations
2.8 Digital Logic Gates
2.9 Integrated Circuits
3 Gate-Level Minimization
3.1 Introduction
3.2 The Map Method
3.3 Four-Variable K-Map
3.4 Product-of-Sums Simplification
3.5 Don’t-Care Conditions
3.6 NAND and NOR Implementation
3.7 Other Two-Level Implementations
3.8 Exclusive-OR Function
3.9 Описание оборудования языки (HDL)
3.10 Truth Tables in HDLs
4 Combinational Logic
4.1 Introduction
4.2 Combinational Circuits
4.3 Analysis of Combinational Circuits
4.4 Design Procedure
4.5 Binary Adder–Subtractor
4.6 Decimal Adder
4.7 Binary Multiplier
4.8 Magnitude Comparator
4.9 Decoders
4.10 Encoders
4.11 Multiplexers
4.12 Модели комбинационных схем HDL
4.13 Behavioral Modeling
4.14 Writing a Simple Testbench
4.15 Logic Simulation
5 Synchronous Sequential Logic
5.1 Introduction
5.2 Sequential Circuits
5.3 Storage Elements: Latches
5.4 Storage Elements: Flip-Flops
5.5 Анализ с тактовыми последовательными цепями
5.6 Синтезируемые модели HDL последовательных цепей
5.7 State Reduction and Assignment
5.8 Design Procedure
6 Registers and Counters
6.1 Registers
6.2 Shift Registers
6.3 Ripple Counters
6.4 Synchronous Counters
6.5 Other Counters
6.6 Модели регистров и стран HDL
7 Memory and Programmable Logic
7.1 Introduction
7.2 Random-Access Memory
7.3 Memory Decoding
7.4 Error Detection and Correction
7.5 Read-Only Memory
7.6 Programmable Logic Array
7.7 Programmable Array Logic
7.8 Sequential Programmable Devices
8 Дизайн на режиме R Transfer Leve l
8.1 Introduction
8.2 Уровень передачи регистра (RTL)
8.3 RTL Descriptions
8.4 Algorithmic State Machines (ASMs)
8.5 Design Example (ASMD CHART)
8.6 HDL Description of Design Example
8.7 Sequential Binary Multiplier
8.8 Control Logic
8.9 HDL Описание двоичного множителя
8.10 Design with Multiplexers
8.11 Design Design (условия программной гонки)
8.12 Дизайн без защелков (зачем отходы кремния?)
8.13 SystemVerilog—An Introduction
9 Laborator y Experiments with
Standard ICs and FPGAs
9.1 Introduction to Experiments
9.2 Эксперимент 1: двоичные и десятичные числа
9.3 Experiment 2: Digital Logic Gates
9.4 Эксперимент 3: Упрощение логических функций
9.5 Эксперимент 4: Объединенные цепи
9.6 Experiment 5: Code Converters
9.7 Эксперимент 6: Дизайн с мультиплексорами
9.8 Эксперимент 7: Адддерс и вычитатели
9.9 Experiment 8: Flip-Flops
9.10 Experiment 9: Sequential Circuits
9.11 Experiment 10: Counters
9.12 Experiment 11: Shift Registers
9.13 Experiment 12: Serial Addition
9.14 Experiment 13: Memory Unit
9.15 Experiment 14: Lamp Handball
9.16 Эксперимент 15: Генератор с часовыми импульсами
9.17 Эксперимент 16: Параллельный доверенный и аккумулятор
9.18 Experiment 17: Binary Multiplier
9.19 Симулятинермины HDL и быстрое прототипирование с FPGAS
10 Standard Graphic Symbols
10.1 Rectangular-Shape Symbols
10.2 Qualifying Symbols
10.3 Dependency Notation
10.4 Символы для комбинационных элементов
10.5 Symbols for Flip-Flops
10.6 Symbols for Registers
10.7 Symbols for Counters
10.8 Symbol for RAM
Appendix
Answers to Selected Problems
Пунктирное содержание

краткое введение

Эта книга представляет собой хороший учебник, который вводит дизайн цифровой схемы. Она направлена ​​на то, чтобы научить читателей основным концепциям и основным методам цифрового дизайна.Книга разделена на 10 глав. Содержание включает в себя основную теорию цифровой логики. Объединение логической схемы, схемы логики времени, регистрации и счетчика, памяти и программируемого логического устройства, дизайна передачи регистра, полупроводника и CMOS интегрированных цепей, стандартных IC и FPGA Эксперименты, стандартные графические символы, Verilog HDL, VHDL, SystemVerilog и Digital System Design.Структура книги строгая, выбор материалов является новым, содержание в глубже, содержание тесно связано, а учебные пособия завершены.

об авторе

(Красота) М. Моррис&Миддот;&Миддот;

"М. Моррис Мано, профессор кафедры электроники и компьютерной инженерии, Калифорнийский государственный университет, опубликовал слишком много учебников, связанных с цифровой логикой и компьютерным дизайном; Майкл Д. Килетти, профессор Университета Колорадо."