8 (905) 200-03-37 Владивосток
с 09:00 до 19:00
CHN - 1.14 руб. Сайт - 21.13 руб.

3769261.

Цена: 1 317руб.    (¥62.3)
Артикул: 37018957936

Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.

Этот товар на Таобао Описание товара
Продавец:奥维博世图书专营店
Адрес:Пекин
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥109.22 308руб.
¥175.43 707руб.
¥ 26.5 25.3535руб.
¥54.41 150руб.
  • Информация о товаре
  • Фотографии

Счастливого плаката

Книги, продаваемые в этом магазине, являются настоящими книгами

1415215481
Заголовок:[Подлинная] Параллельное программирование CUDA: Руководство по программированию графического процессора|3769261
Цена книги:99 юаней
Автор книги:(США) Шейн Кук
Издательство:Машиностроительная промышленность Пресса
Дата публикации: 2014/1/1 0:00:00
Номер ISBN: 9787111448617
формат:16
Количество страниц:522
Издание:1-1
об авторе
Шейн Кук, технический директор сообщества разработчиков CUDA, имеет более чем 20-летний опыт работы в отрасли.Признавая революционное влияние гетерогенных систем и CUDA на существующие технологии последовательного и параллельного программирования, было основано Сообщество разработчиков CUDA (европейская консалтинговая компания, которая специализируется на оказании помощи компаниям в реструктуризации кода для полного использования возможностей аппаратного обеспечения графических процессоров).Он специализируется на разработке высокопроизводительного программного обеспечения, использовании графических процессоров и встроенных системах, а также участвовал в разработке нескольких стандартов программирования на языке C, включая программное обеспечение для автомобильной промышленности MISRA Safer C, которое широко используется в автомобильной индустрии программного обеспечения.Он часто предоставляет профессиональные консультационные услуги и разработку программного обеспечения на заказ организациям и ведущим компаниям, таким как немецкая автомобильная промышленность, оборонная промышленность, Nortel Networks и Ford Motor Company.Су Тунхуа, доктор философии, — один из первых инженеров NVIDIA в Китае, официально сертифицированных по CUDA.К основным направлениям его исследований относятся крупномасштабные параллельные вычисления, распознавание образов, интеллектуальная обработка информации Интернета вещей, интеллектуальное взаимодействие медиа и вычислений и др. В 2013 году разработанный им алгоритм распознавания CUDA был представлен на Международной конференции по анализу и распознаванию документов (ICDAR).’ выиграл двойной чемпионат в конкурсе по распознаванию рукописных китайских иероглифов в 2013 году). Кроме того, он создал знаковую работу в области распознавания рукописных китайских иероглифов, а его статьи цитировались более 300 раз; созданная им библиотека HIT-MW используется более чем 100 научно-исследовательскими институтами по всему миру; в настоящее время он отвечает за 2 проекта Национального фонда естественных наук.Он является автором англоязычной монографии «Распознавание китайского рукописного текста: алгоритмическая перспектива» (издательство Springer, Германия) и двух переводов, посвященных CUDA (издательство Machinery Industry).В настоящее время он является старшим преподавателем и преподавателем магистратуры Школы программного обеспечения Харбинского технологического института.
краткое введение
«Параллельное программирование CUDA: Руководство по программированию на графических процессорах» — одна из наиболее полных, подробных и авторитетных книг в области параллельного программирования CUDA.Он был написан техническим директором сообщества разработчиков CUDA и переведен первой группой официально сертифицированных инженеров CUDA в Китае.В нем подробно объясняются технические знания (знания о платформе, архитектуре, аппаратном обеспечении, инструментах разработки и новейших технологиях) и методы параллельного программирования CUDA. Он содержит большое количество практических примеров кода и очень практичен.
Книга разделена на 12 глав. В главе 1 представлена ​​история эволюции потоковых процессоров с точки зрения макросов. Глава 2 подробно объясняет механизм параллельного выполнения графического процессора и дает глубокое понимание последовательных и параллельных программ для диалектического решения проблем. В главе 3 описаны устройства CUDA, соответствующее оборудование и архитектура для достижения оптимальной производительности программы CUDA. Глава 4 знакомит с настройкой среды разработки CUDA и доступными средами отладки. В главе 5 представлены основные концепции, тесно связанные с программированием CUDA.——Глава 6 объясняет рабочий механизм различных типов памяти с одним и тем же примером и указывает на недопонимание, которое склонно происходить на практике.Глава 7 CPU и сотрудничество с графическим процессором с мульти -точками и вводят несколько секретов программирования процессора/графического процессора.Глава 8 представляет, как писать и использовать несколько графических процессоров в приложении.Глава 9 Подробные факторы производительности программирования CUDA и анализируются инструменты и методы кода CUDA.Глава 10 Представьте пакет инструментов разработки библиотеки и программного обеспечения в практике программирования.Глава 11 объясняет, как разработать систему на основе графических процессоров.Глава 12 суммирует ошибки в приложениях CUDA и отвечает на предложения.
Оглавление
«Параллельное программирование CUDA: руководство по программированию на графическом процессоре»
Китайский читатель
Переводчик
Предисловие
Глава 1. Краткая история суперкомпьютеров 1.
1.1 Введение 1
1.2 Фэн&Middot;Компьютерная архитектура Neumann 2
1.3 Глина 4
1.4 Разъем 5
1,5　Ячеечный процессор 6
1.6 Многоточечные вычисления 8
1.7 Раннее программирование GPGPU 10
1.8 Смерть одноядерных решений 11
1.9 NVIDIA и CUDA 12
1.10 Аппаратное обеспечение графического процессора 13
1.11 Альтернативы CUDA 15
1.11.1　OpenCL 15
1.11.2 DirectCompute 16
1.11.3 Альтернативы ЦП 16
1.11.4 Директивы компиляции и библиотеки 17
1.12 Краткое содержание этой главы 18
Глава 2. Понимание параллельных вычислений с использованием графических процессоров 19
2.1 Введение 19
2.2 Традиционный серийный код 19
2.3 Последовательные/параллельные выпуски 21
2.4 Параллелизм 22
2.5 Виды параллельной обработки 25
2.5.1 Параллельная обработка на основе задач 25
2.5.2 Параллельная обработка данных на основе данных 27
2.6 Классификация Флинна 29
2.7 Часто используемые параллельные режимы 30
2.7.1 Шаблоны на основе циклов 30
2.7.2 Шаблон получения/агрегирования 31
2.7.3 Распределение/блокировка 33
2.7.4 Разделяй и властвуй 34
2.8 Краткое содержание этой главы 34
Глава 3 Обзор оборудования CUDA 35
3.1 Архитектура ПК 35
3.2 Аппаратная структура графического процессора 39
3.3 ЦП и графический процессор 41
3.4 Вычислительная мощность графического процессора 42
3.4.1 Вычислительная мощность 1,0 42
3.4.2 Вычислительные возможности 1.1 43
3.4.3 Вычислительные возможности 1,2 44
3.4.4 Вычислительные возможности 1,3 44
3.4.5 Вычислительная мощность 2.0 44
3.4.6 Вычислительные возможности 2.1 46
Глава 4. Настройка среды CUDA 48
4.1 Введение 48
4.2 Установка комплекта разработки программного обеспечения под Windows 48
4.3 Visual Studio 49
4.3.1 Инженерное дело 49
4.3.2 64-битные пользователи 49
4.3.3 Создать проект 51
4.4 Linux 52
4.5 Mac 55
4.6 Установка отладчика 56
4.7 Компиляция модели 58
4.8 Обработка ошибок 59
4.9 Краткое содержание этой главы 60
Глава 5 Сетки резьб, блоки резьб и потоки 61
5.1 Введение 61
5.2 Тема 61
5.2.1 Декомпозиция задачи 62
5.2.2 Разница между ЦП и графическим процессором 63
5.2.3 Режим выполнения задачи 64
5.2.4 Потоки графического процессора 64
5.2.5 Первый взгляд на аппаратное обеспечение 66
5.2.6 Ядро CUDA 69
5.3 Резьбовые блоки 70
5.4 Сетка резьбы 74
5.4.1 Диапазон и смещение 76
5.4.2 Индекс резьбы в направлениях X и Y 77
5.5 Перекосы ниток 83
5.5.1 Филиал 83
5.5.2 Использование графического процессора 85
5.6 Планирование блоков потоков 88
5.7 Пример—&- Статистическая гистограмма 89
5.8 Краткое содержание этой главы 96
Глава 6. Обработка памяти CUDA 99
6.1 Введение 99
6.2 Кэш 100
6.3 Использование регистров 103
6.4 Общая память 112
6.4.1 Сортировка с использованием общей памяти 113
6.4.2 Поразрядная сортировка 117
6.4.3 Объединение списка 123
6.4.4 Параллельное слияние 128
6.4.5 Параллельное сокращение 131
6.4.6 Гибридный алгоритм 134
6.4.7 Общая память на разных графических процессорах 138
6.4.8 Обзор общей памяти 139
6.5 Постоянная память 140
6.5.1 Кэш постоянной памяти 140
6.5.2 Механизм широковещательной рассылки постоянной памяти 142
6.5.3 Постоянное обновление памяти во время выполнения 152
6.6 Глобальная память 157
6.6.1 Табло 165
6.6.2 Сортировка в глобальной памяти 165
6.6.3 Сортировка проб 168
6.7 Память текстур 188
6.7.1 Кэш текстур 188
6.7.2 Операции сбора данных из аппаратной памяти 189
6.7.3 Ограничения на использование текстур 190
6.8 Краткое содержание данной главы 190
Глава 7. Практика CUDA 191
7.1 Введение 191
7.2 Последовательное и параллельное кодирование 191
7.2.1 Цели проектирования ЦП и ГП 191
7.2.2 Сравнение лучших алгоритмов на CPU и GPU 194
7.3 Обработка набора данных 197
7.4 Анализ производительности 206
7.5 Пример использования AES 218
7.5.1 Алгоритм 219
7.5.2 Последовательное внедрение AES 223
7.5.3 Начальная функция ядра 224
7.5.4 Производительность функций ядра 229
7.5.5 Характеристики передачи 233
7.5.6 Поток одиночного выполнения, версия 234
7.5.7 Как сравнить с CPU 235
7.5.8 Рассмотрите возможность запуска на других графических процессорах 244
7.5.9 Использование нескольких потоков 248
7.5.10 Сводка AES 249
7.6 Краткое содержание этой главы 249
Глава 8 Решения с несколькими процессорами и несколькими графическими процессорами 252
8.1 Введение 252
8.2 Населенный пункт 252
8.3 Многопроцессорные системы 252
8.4 Системы с несколькими графическими процессорами 253
8.5 Алгоритм с несколькими графическими процессорами 254
8.6. Выберите графический процессор 255 по мере необходимости.
8.7 Одноузловая система 258
8.8 Поток 259
8.9 Многоузловая система 273
8.10 Краткое содержание данной главы 284
Глава 9. Оптимизация производительности приложений 286
9.1 Стратегия 1: Параллельная/последовательная декомпозиция задачи на GPU/CPU 286
9.1.1 Задача анализа 286
9.1.2 Время 286
9.1.3 Декомпозиция задачи 288
9.1.4 Зависимости 289
9.1.5 Размер набора данных 292
9.1.6 Резолюция 293
9.1.7 Выявление узких мест 294
9.1.8 Группировка задач ЦП и ГП 297
9.1.9 Краткое содержание данного раздела 299
9.2 Стратегия 2: Фактор памяти 299
9.2.1 Пропускная способность памяти 299
9.2.2 Источники ограничений 300
9.2.3 Организация памяти 302
9.2.4 Доступ к памяти для вычисления коэффициентов 303
9.2.5 Слияние циклов и слияние ядер 308
9.2.6 Использование общей памяти и кэша 309
9.2.7 Краткое содержание данного раздела 311
9.3 Стратегия 3: Передача 311
9.3.1 Память с блокировкой страниц 311
9.3.2 Память с нулевым копированием 315
9.3.3 Ограничение пропускной способности 322
9.3.4 Тайминг графического процессора 327
9.3.5 Перекрывающиеся передачи графического процессора 330
9.3.6 Краткое содержание данного раздела 334
9.4 Стратегия 4: Использование потоков, вычисления и ветвление 335
9.4.1 Режим памяти потоков 335
9.4.2 Неактивные потоки 337
9.4.3 Плотность арифметических операций 338
9.4.4 Некоторые распространенные оптимизации компилятора 342
9.4.5 Филиал 347
9.4.6 Понимание базового ассемблерного кода 351
9.4.7 Использование регистров 355
9.4.8 Краткое содержание данного раздела 357
9.5 Стратегия 5: Алгоритм 357
9.5.1 Сортировка 358
9.5.2 Сокращение 363
9.5.3 Краткое содержание данного раздела 384
9.6 Стратегия 6: Конкуренция за ресурсы 384
9.6.1 Выявление узких мест 384
9.6.2 Узкое место анализа 396
9.6.3 Краткое содержание данного раздела 403
9.7 Стратегия 7: Самонастраивающиеся приложения 403
9.7.1 Идентификация оборудования 404
9.7.2 Утилизация оборудования 405
9.7.3 Выборка производительности 407
9.7.4 Краткое содержание данного раздела 407
9.8 Краткое содержание данной главы 408
Глава 10. Библиотека функций и SDK 410
10.1 Введение 410
10.2 Библиотека функций 410
10.2.1 Общие характеристики библиотек функций 411
10.2.2 АЭС 411
10.2.3 Тяга 419
10.2.4CURAND 434
10.2.5 Библиотека CuBLAS 438
10.3　SDK 442 для работы с CUDA
10.3.1 Запрос оборудования 443
10.3.2 Проверка пропускной способности 445
10.3.3 ПростойP2P 446
10.3.4　asyncAPI и cudaOpenMP 448
10.3.5 Тип выравнивания 455
10.4 Программирование на основе инструкций 457
10.5 Написание собственного ядра 464
10.6 Краткое содержание данной главы 466
Глава 11. Планирование аппаратной системы графического процессора 467
11.1 Введение 467
11.2 Процессор процессора 469
Устройство с графическим процессором 11.3 470
11.3.1 Поддержка памяти большой емкости 471
11.3.2 Поддержка памяти ECC 471
11.3.3 Драйвер вычислительного кластера Tesla 471
11.3.4 Математические операции высшей двойной точности 472
11.3.5 Большая пропускная способность шины памяти 472
11.3.6 Прерывание управления системой 472
11.3.7 Индикатор состояния 472
11.4　Шина PCI-E 472
11,5　Плата GeForce 473
11,6 Память ЦП 474
11.7 Воздушное охлаждение 475
11.8 Жидкостное охлаждение 477
11.9 Корпус и материнская плата 479
11.10 Запоминающее устройство 481
11.10.1 Интерфейс ввода/вывода на материнской плате 481
11.10.2 Выделенный RAID-контроллер 481
11.10.3 HDSL 483
11.10.4 Требования к хранилищам большой емкости 483
11.10.5 Сеть 483
11.11 Выбор источника питания 484
11.12 Операционная система 487
11.12.1　Windows 487
11.12.2 Линукс 488
11.13 Краткое содержание данной главы 488
Глава 12 Распространенные проблемы, причины и решения 489
12.1 Введение 489
12.2 Ошибка инструкции CUDA 489
12.2.1 Обработка ошибок CUDA 489
12.2.2 Запуск ядра и проверка границ 490
12.2.3 Неверная работа устройства 491
12.2.4 изменчивый определитель 492
12.2.5 Функция зависимости вычислительной мощности 494
12.2.6 Функции устройства, глобальные функции и функции хоста 495
12.2.7 Потоки в ядре 496
12.3 Проблемы параллельного программирования 497
12.3.1 Соревновательное приключение 497
12.3.2 Синхронизация 498
12.3.3 Атомарные операции 502
12.4 Алгоритмические задачи 504
12.4.1 Сравнительное тестирование 504
12.4.2 Утечка памяти 506
12.4.3. Отнимающие много времени программы ядра 506
12.5 Обнаружение и предотвращение ошибок 507
12.5.1 Сколько ошибок в ваших программах для графического процессора? 507
12.5.2 Разделяй и властвуй 508
12.5.3 Утверждения и защитное программирование 509
12.5.4 Уровни отладки и печать 511
12.5.5 Контроль версий 514
12.6 Разработка будущих графических процессоров 515
12.6.1 Архитектура Кеплера 515
12.6.2 Мышление 518
12.7 Ресурсы для последующего обучения 519
12.7.1 Введение 519
12.7.2 Онлайн-курсы 519
12.7.3 Учебные курсы 520
12.7.4 Книги 521
12.7.5 Квалификационная сертификация NVIDIA CUDA 521
12.8 Краткое содержание данной главы 522
1415215481