Подлинный Spot CPLD/FPGA и ASIC Design Practice Учебник Zou Daosheng, Zhu Ruqi Chen Yan 9787030288301 Science Press
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товара
Основная информация
Название: Подлинное место CPLD/FPGA и ASIC Design Practice Учебник Zou Daosheng, Zhu Ruqi Chen Yan 9787030288301 Science Press
Цена: 39,00 Юань
Автор: Зу Даошэн, Чжу Руки, под редакцией Чэнь Яна
Пресса: Science Press
Дата публикации: 20-09-01
ISBN: 9787030288301
Количество слов:
Номер страницы:
Версия:
Переплет: мягкая обложка
Открыто: 16
Товарный вес:
Выбор редактора
«Учебное пособие по практике дизайна CPLD/FPGA и ASIC (второе издание)» основано на большом логическом устройстве программирования и вводит принципы, выбор проектирования, процесс разработки, конфигурацию и схему загрузки устройств CPLD/FPGA, и вводит ..
Оглавление
Последовательность
II предисловие
Предыдущая поговорка
Чжан Юлу
1.1 Обзор
1.1.1 Разработка электронных устройств
1.1.2 Разработка технологии электронного проектирования
1.2 История развития технологии EDA
1.2.1 EDA Concept
1.2.2 Разработка технологии EDA
1.3 История развития CPLD/FPGA
1.3.1 Классификация цепей цифровой интеграции
1.3.2 История разработки программируемых логических устройств
1.4 Введение в инструменты проектирования EDA
1.4.1 Инструменты и моделирования электронных цепей
1.4.2 Программное обеспечение для проектирования печатных плат
1.4.3 Программное обеспечение для дизайна IC
1.4.4 Инструмент разработки приложений CPLD/FPGA
1.5 Метод проектирования цифровой системы
1.5.1 Основной способ разработки цифровой конструкции
1.5.2 Метод проектирования современной цифровой системы
1.5.3 Процесс проектирования приложений CPLD/FPGA
1.5.4 Процесс проектирования на основе квартала ⅱ
1.5.5 Процесс проектирования на основе ISE
Мышление и практикующие вопросы
Глава 2 Фонд программируемого логического устройства
2.1 Введение
2.2 Устройство PLD и его классификация
2.2.1 Устройство PLD
2.2.2 Классификация PLD
2.3 Введение в структуру устройства логики программирования
2.3.1 Стандартный дверной блок, сигнал схемы и эквивалентная карта PAL
2.3.2 Метод логического представления PLD
2.3.3 Основная структура PLD
2.4 Структура и принцип CPLD/FPGA
2.4.1 EPLD и CP [D Основная структура
2.4.2 Основная структура FPGA
2.5 Программирование устройства CPLD/FPGA
2.5.1 Устройство и конфигурация EPLD/CPLD и программирование ALTERA
2.5.2 Устройство ISP-CPLD решетки и программирование
2.5.3 Устройство CPLD/FPGA и программирование Xilinx
2.5.4 CPLD/FPGA General Design Design Design
2.6 Технология испытаний на границу
Мышление и практикующие вопросы
Глава 3 Практика разработки приложений EDA инструмента
3.1 ВВЕДЕНИЕ Кварта
3.2 Как использовать Quartus II
3.2.1 Метод ввода принципов
3.2.2 Метод ввода HDL
Мышление и практикующие вопросы
Глава 4 Цифровая система и Verilog HDL Описание
4.1 Общая структура Verilog HDL
4.1.1 Электронная система, схема и модуль
4.1.2 Структура модуля Verilog HDL
4.1.3 Описание Метод модуля Verilog HDL
4.2 Verilog HDL Модель и дизайн цифровых цепей
4.2.1 Конструкция конструкции схемы светофора светофора
4.2.2 Четыре двоичных числа/842LBCD -код
4.2.3 Дизайн генератора функций
4.2.4 Выбор одного сектора данных
4.2.5 Дизайнер продавцов
4.2.6. Сдвиг дизайн регистра
4.2.7 Конструкция генератора сигналов псевдо последовательностей
Мышление и практикующие вопросы
Глава 5 Verilog Language Language Language
5.1 Зачем использовать Verilog HDL
5.1.1 Обзор
5.1.2 Сравнение VERILOG HDL и VHDL
5.1.3 Основные функции языка Verilog HDL
5.1.4 Обзор традиционных методов проектирования цифровых схем
5.2 Verilog HDL Основная грамматика
5.2.1 VERILOG HADL Слова
5.2.2 Verilog HDL Тип данных
5.2.3 VERILOG HDL Операционный символ и выражение
5.2.4 Системная задача и системная функция
5.2.5 Моделирование Veriloghdl
5.3 Verilog HDL Описание поведения
5.3.1 Структура описания поведения
5.3.2 Блок предложения
5.3.3 Управляющее утверждение
5.3.4 Заявление о присвоении
5.3.5 Структура задачи и функции
5.3.6 Управление временем
5.3.7 Оригинальный язык, определенный пользователем
Мышление и практикующие вопросы
Глава 6 Verilog HDL Design Advanced
6.1 Verilog HDL -стиль программирования
6.2 Конструкция комбинированной логической схемы
6.2.1 Основная дверная цепь
6.2.2 Кораптор данных
6.2.3 Селектор данных
6.2.4 Дизайн энкодера и декодера
6.3 ВРЕМЯ -ОРУЖНАЯ ЛОГИЧЕСКАЯ СКОРОСТЬ
6.3.1 Триггер дизайн
6.3.2 Конструкция блокировки данных
6.3.3 Проект регистра данных
6.3.4 Дизайн регистра смены
6.3.5 Счетчик дизайн
6.4 Дизайн статуса машины
6.4.1 Структура государственной машины
6.4.2 Используйте машину Verilog HDL Design Design
6.5 Метод проектирования и навыки
6.5.1 Логика комплексная
6.5.2 Производительность комплексных инструментов
6.5.3 Общие принципы интеграции
6.5.4 Руководство по кодированию HDL
6.5.5 Как устранить заусенцы
6.5.6 Разница между блокированием назначения и блокировкой назначения
6.5.7 Влияние кода на всеобъемлющий
6,5,8 Используйте Allway Block для достижения более сложной комбинированной логической цепи
6.5.9 Использование функций в функции в Verilog HDL
6.5.
Мышление и практикующие вопросы
Глава 7 Пример комплексного дизайна
7.1 баскетбол 30 секунд контроль таймера
7.2 Автозаправочная цепь автозаправочных фонарей
7.3 Схема логики управления движением трафика
7.4 Простые электронные часы
7.5 Cring Counter и Tiven Ring Counter
7.6 Схема управления стиральной машиной
7.7.
7.8 Простой цифровой счетчик
Мышление и практикующие вопросы
Глава 8 Дизайн экспериментальный проект
8.1 Обратный четырехбит -конвертер кода
8.2 Обратный счетчик
8.3 Схема дистрибьютора фильма Mobi Mobi
8.4 Псевдо -сигнальный генератор
8.5 Схема управления цветом сцены
8.6 Цифровая цепь работа
8.7 Электронная блокировка пароля
8.8 Ответы цифровых конкурентов
8.9 Дисплей кнопки пульса
8. Дизайн
8.11 Устройство выставления счетов
8.12 Многофункциональный дизайн цифровых часов
Глава 9 SOPC Design
9.1 Обзор SOPC
9.2 SOPC Design
9.2.1 Основное применение FPGA
9.2.2 Технология дизайна SOPC
9.2.3 SOPC Design Application
9.3 Пример дизайна SOPC
9.3.1 Проект дизайна
9.3.2 Задача проектирования
9.3.3 Общий дизайн
9.3.4 Сводная дизайн
9.3.5 Подробный дизайн
9.3.6 Скачать тест
9.3.7 Реализация проектирования
9.3.8 Некоторый исходный код программы
Приложение A Verilog HDL Ключевое слово
Приложение B MY-FPGA-EP1G3 Правление развития введение
Рекомендации
Краткое содержание
«Учебное пособие по практике дизайна CPLD/FPGA и ASIC (второе издание)» основано на крупных устройствах логики программирования, и подробно представляет принципы и технологии разработки устройств PLD, CPLD/FPGA.～ 3 представляет принципы технологии EDA и программируемых логических устройств.Глава 4 ～ 6 Сначала подробно представьте язык HDL Verilog, а затем опишите метод реализации общих цифровых логических цепей в порядке цифровых цепей и логических курсов проектирования, а также обсудите метод и метод комплексных цифровых цепей, разработанных Verilog HDL.Глава 7 и 8 - это экспериментальная часть дизайна, в том числе классические упражнения по проектированию цифровых цепей и комплексные проекты дизайна.Глава 9 представляет тенденцию разработки встроенных систем, технологии проектирования SOPC и ее применения.
«CPLD/FPGA и учебник по практике дизайна ASIC (второе издание)» может использоваться в качестве учебников для профессиональных курсов проектирования цифровых систем, таких как электроника, электроника, электрическая и электрическая, электрическая и электрическая система колледжей и университетов, а также может использоваться в качестве Справочник по техническому и техническому персоналу в соответствующих областях.
Похожего контента пока нетоб авторе
Похожего контента пока нет