8 (905) 200-03-37 Владивосток
с 09:00 до 19:00
CHN - 1.14 руб. Сайт - 21.13 руб.

CPLD/FPGA и ASIC Design Practice Rutorial № 2 Издание общего высшего образования электронная наука и технические серии Профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессиональные профессионалы Профессиональный профессиональный профессиональный профессиональный профессиональный профессиональный профессиональный планирование пресса 97870388301

Цена: 962руб.    (¥45.5)
Артикул: 548214651776

Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.

Этот товар на Таобао Описание товара
Продавец:世纪线上图书专营店
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥143.63 035руб.
¥1312 769руб.
¥73.61 556руб.
¥132.722 805руб.
  • Информация о товаре
  • Фотографии


Параметры продукта

Учебное пособие по практике дизайна CPLD/FPGA и ASIC (второе издание)
Используемая цена56.00
ИздательScience Press
Издание2
Опубликованная датаСентябрь 2010
формат16
авторЗу Даошэн и Чжу Руки под редакцией Чэнь Ян
УкраситьОплата в мягкой обложке
Количество страниц296
Число слов430
Кодирование ISBN9787030288301

Оглавление

Предисловие ко второму изданию Предисловие к первому изданию Глава 1 Введение 1.1 Обзор 1.1.1 Разработка электронных устройств 1.1.2 Развитие технологии электронного проектирования 1.2 История развития технологии EDA 1.2.1 Концепция EDA 1.2.2 Развитие технологии EDA 1.3 История развития CPLD/FPGA 1.3.1 Классификация цифровых интегральных схем 1.3.2 История развития программируемых логических устройств 1.4 Введение к широко используемой серии инструментов проектирования EDA Предисловие
II предисловие
Предисловие к первому изданию
Глава 1 Введение
1.1 Обзор
1.1.1 Разработка электронных устройств
1.1.2 Разработка технологии электронного проектирования
1.2 История развития технологии EDA
1.2.1 EDA Concept
1.2.2 Разработка технологии EDA
1.3 История развития CPLD/FPGA
1.3.1 Классификация цепей цифровой интеграции
1.3.2 История разработки программируемых логических устройств
1.4 Введение в инструменты проектирования EDA
1.4.1 Инструменты и моделирования электронных цепей
1.4.2 Программное обеспечение для проектирования печатных плат
1.4.3 Программное обеспечение для дизайна IC
1.4.4 Инструмент разработки приложений CPLD/FPGA
1.5 Метод проектирования цифровой системы
1.5.1 Основной способ разработки цифровой конструкции
1.5.2 Метод проектирования современной цифровой системы
1.5.3 Процесс проектирования приложений CPLD/FPGA
1.5.4 Процесс проектирования на основе квартала ⅱ
1.5.5 Процесс проектирования на основе ISE
Мышление и практикующие вопросы
Глава 2 Фонд программируемого логического устройства
2.1 Введение
2.2 Устройство PLD и его классификация
2.2.1 Устройство PLD
2.2.2 Классификация PLD
2.3 Введение в структуру устройства логики программирования
2.3.1 Стандартный дверной блок, сигнал схемы и эквивалентная карта PAL
2.3.2 Метод логического представления PLD
2.3.3 Основная структура PLD
2.4 Структура и принцип CPLD/FPGA
2.4.1 EPLD и CP [D Основная структура
2.4.2 Основная структура FPGA
2.5 Программирование устройства CPLD/FPGA
2.5.1 Устройство epld/cpld от Altera и их конфигурация и программирование
2.5.2 Устройство ISP-CPLD решетки и программирование
2.5.3 Устройства и программирование Xilinx CPLD/FPGA
2.5.4 Проектирование универсальной схемы загрузки CPLD/FPGA
2.6 Технология испытаний на границу
Мышление и практикующие вопросы
Глава 3 Практика разработки приложений EDA инструмента
3.1 ВВЕДЕНИЕ Кварта
3.2 Как использовать Quartus II
3.2.1 Метод ввода принципов
3.2.2 Метод ввода HDL
Мышление и практикующие вопросы
Глава 4. Цифровые системы и описание Verilog HDL
4.1 Общая структура Verilog HDL
4.1.1 Электронная система, схема и модуль
4.1.2 Структура модуля Verilog HDL
4.1.3 Описание Метод модуля Verilog HDL
4.2 Модель Verilog HDL и проектирование цифровых схем
4.2.1 Конструкция конструкции схемы светофора светофора
4.2.2 Четыре двоичных числа/842LBCD -код
4.2.3 Дизайн генератора функций
4.2.4 Выбор одного сектора данных
4.2.5 Дизайнер продавцов
4.2.6. Сдвиг дизайн регистрации
4.2.7 Псевдо -рандомерная последовательность. Конструкция генератора сигналов последовательности
Мышление и практикующие вопросы
Глава 5 Verilog Language Language Language
5.1 Зачем использовать Verilog HDL
5.1.1 Обзор
5.1.2 Сравнение VERILOG HDL и VHDL
5.1.3 Основные функции языка Verilog HDL
5.1.4 Обзор традиционных методов проектирования цифровых схем
5.2 Verilog HDL Основная грамматика
5.2.1 Verilog HDL Слова
5.2.2 Verilog HDL Тип данных
5.2.3 Verilog HDL Операционный символ и выражение
5.2.4 Системная задача и системная функция
5.2.5 Моделирование VerilogHDL
5.3 Verilog HDL Описание поведения
5.3.1 Структура описания поведения
5.3.2 Блок предложения
5.3.3 Управляющее утверждение
5.3.4 Заявление о присвоении
5.3.5 Структура задачи и функции
5.3.6 Управление временем
5.3.7 Оригинальный язык, определенный пользователем
Мышление и практикующие вопросы
Глава 6 Verilog HDL Design Advanced
6.1 Verilog HDL -стиль программирования
6.2 Конструкция комбинированной логической схемы
6.2.1 Базовая схема вентиля
6.2.2 Кораптор данных
6.2.3 Селектор данных
6.2.4 Дизайн энкодера и декодера
6.3 ВРЕМЯ -ОРУЖНАЯ ЛОГИЧЕСКАЯ СКОРОСТЬ
6.3.1 Дизайн триггера
6.3.2 Конструкция блокировки данных
6.3.3 Проект регистра данных
6.3.4 Дизайн регистра смены
6.3.5 Счетчик дизайн
6.4 Дизайн статуса машины
6.4.1 Структура государственной машины
6.4.2 Используйте машину Verilog HDL Design Design
6.5 Метод проектирования и навыки
6.5.1 Логика комплексная
6.5.2 Производительность комплексных инструментов
6.5.3 Общие принципы интеграции
6.5.4 Руководство по кодированию HDL
6.5.5 Как устранить заусенцы
6.5.6 Разница между блокированием назначения и неблокирующего назначения
6.5.7 Влияние кода на синтез
6,5,8 Используйте Allway Block для достижения более сложной комбинированной логической цепи
6.5.9 Использование функции в функции в Verilog HDL
6.5.10 Использование задач в Verilog HDL
Мышление и практикующие вопросы
Глава 7 Пример комплексного дизайна
7.1 баскетбол 30 секунд контроль таймера
7.2 Схема управления задними фонарями автомобиля
7.3 Логическая схема светофора
7.4 Простые электронные часы
7.5 Cring Counter и Tiven Ring Counter
7.6 Схема управления стиральной машиной
7.7.
7.8 Простой цифровой частотомер
Мышление и практикующие вопросы
Глава 8 Дизайн экспериментальный проект
8.1 Обратный четырехбит -конвертер кода
8.2 Обратный счетчик
8.3 Схема дистрибьютора фильма Mobi Mobi
8.4 Pseudo -Random Generator
8.5 Схема управления освещением сцены
8.6 Схема цифрового секундомера
8.7 Электронная блокировка пароля
8.8 Цифровое автоответчик соревнований
8.9 Дисплей телефона с импульсной кнопкой
8.10 Конструкция автоматического счетчика такси
8.11 Телефонное устройство выставления счетов
8.12 Конструкция многофункциональных цифровых часов
Глава 9 SOPC Design
9.1 Обзор SOPC
9.2 SOPC Design
9.2.1 Основное применение FPGA
9.2.2 Технология дизайна SOPC
9.2.3 SOPC Design Application
9.3 Пример дизайна SOPC
9.3.1 Проект дизайна
9.3.2 Задача проектирования
9.3.3 Общий дизайн
9.3.4 Сводная дизайн
9.3.5 Подробный дизайн
9.3.6 Загрузка теста
9.3.7 Реализация проектирования
9.3.8 Часть исходного кода программы
Приложение A Verilog HDL Ключевое слово
Приложение B. Знакомство с платой разработки MY-FPGA-EP1G3.
Ссылки показывают всю информацию
Чтение в Интернете

 
Введение

«Практическое руководство по проектированию CPLD/FPGA и ASIC (второе издание)» основано на крупномасштабных программируемых логических устройствах и подробно знакомит с принципами и технологиями разработки устройств PLD и CPLD/FPGA.Главы с 1 по 3 знакомят с технологией EDA и принципами работы программируемых логических устройств, показателями производительности и выбором устройств CPLD/FPGA, методами программирования и схемами загрузки, а также использованием широко используемого программного обеспечения для проектирования EDA.Главы с 4 по 6 сначала подробно знакомят с языком Verilog HDL, а затем следуют последовательность курсов по проектированию цифровых схем и логики, чтобы проиллюстрировать методы реализации часто используемых цифровых логических схем на примерах, а также обсудить методы и приемы использования Verilog HDL для проектирования синтезированных цифровых схем.Главы 7 и 8 представляют собой эксперименты по проектированию, включая классические упражнения по проектированию цифровых схем и комплексные проектные проекты.В главе 9 представлены тенденции развития встроенных систем, технологии проектирования SoPC и их применения и т. д. «Практическое руководство по проектированию CPLD/FPGA и ASIC (второе издание)» может использоваться в качестве учебного материала для курсов проектирования цифровых систем по электронным и электрическим, электромеханическим и другим специальностям в колледжах и университетах, а также может использоваться в качестве справочника для инженерно-технического персонала в смежных областях.
Рекомендуемая рекомендация

«Учебное пособие по практике дизайна CPLD/FPGA и ASIC (второе издание)» основано на большом логическом устройстве программирования и вводит принципы, выбор проектирования, процесс разработки, конфигурацию и схему загрузки устройств CPLD/FPGA, и вводит ..