Теория и практика дизайна ASIC: проверка RTL. Комплексная и планировка Liu Wen Подлинные книги
Цена: 486руб. (¥22.99)
Артикул: 669105903168
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товараПродавец:tb502182810
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥14.39305руб.
¥485руб.
¥5.66120руб.
¥4.93105руб.
Основная информация
| Название продукта: | Теория и практика дизайна ASIC (RTL Verification Extrablive и Design Design Technology Technology Новое направление новое направление новая кинетическая энергия Новая серия формы Boku.com | формат: | 16 |
| Автор: | Редактор: Лю Вэнь | Количество страниц: | |
| Цены: | 45 | Время публикации: | 2019-04-01 |
| Номер ISBN: | 9787115507679 | Время печати: | 2019-04-01 |
| Издательство: | Народные сообщения и телекоммуникации | Издание: | 1 |
| Типы продукта: | книги | Время печати: | 1 |
Об авторе:
Краткое содержание:
......
Оглавление:
Глава 1 Обзор ASIC
1.1 Концепция ASIC
1.2 Метод проектирования ASIC
1.3 Процесс проектирования ASIC
1.3.1 Анализ проектных требований
1.3.2 Проектирование и проверка модуля
1.3.3 Логический синтез и проверка
1.3.4 Дизайн макета
1.3.5 Извлечение параметров и анализ статического времени
1.3.6 Физическая проверка
1.4 Инструменты проектирования интегральных схем
1.4.1 Профиль компании ЭДА
1.4.2 Инструменты, используемые на каждом этапе процесса проектирования
1.5 Структура книги
Глава 2. Основы Verilog HDL и экспериментальная среда
2.1 Язык описания оборудования Verilog HDL
2.1.1 Основы синтаксиса Verilog HDL
2.1.2 Конструкция модуля Verilog HDL
2.1.3 Метод моделирования тестовой программы Verilog HDL
2.1.4 Навыки письма Verilog HDL
2.2 Рабочая среда средства проектирования ASIC
2.2.1 Структура Linux
2.2.2 Настройки переменных среды
2.2.3 Команды, связанные с Linux
Глава 3 Центральный процессор
3.1 Обзор процессора
3.2 Система инструкций ЦП
3.2.1 Основной формат инструкций
3.2.2 Классификация инструкций
3.2.3 Метод адреса
3.2.4 Цикл инструкции
3.3 Реализация функции ЦП
3.3.1 память
3.3.2 Счетчик программ
3.3.3 Регистр инструкций
3.3.4 Адресный мультиплексор
3.3.5 Арифметико-логический блок
3.3.6 Cumulator
3.3.7 Государственный контроллер
3.3.8 CPU
Глава 4. Проектирование и моделирование уровней RISC_CPU RTL
4.1 Процесс проектирования RISC_CPU
4.2 Компиляция RTL и использование инструментов моделирования
4.3 Проектирование и моделирование уровней RTL
4.3.1 Конструкция селектора
4.3.2 Конструкция счетчика программ
4.3.3 Конструкция регистра инструкций
4.3.4 Конструкция арифметико-логического устройства
4.3.5 Конструкция памяти
4.3.6 Разница между блокирующим и неблокирующим назначением при разработке последовательной логики
1.1 Концепция ASIC
1.2 Метод проектирования ASIC
1.3 Процесс проектирования ASIC
1.3.1 Анализ проектных требований
1.3.2 Проектирование и проверка модуля
1.3.3 Логический синтез и проверка
1.3.4 Дизайн макета
1.3.5 Извлечение параметров и анализ статического времени
1.3.6 Физическая проверка
1.4 Инструменты проектирования интегральных схем
1.4.1 Профиль компании ЭДА
1.4.2 Инструменты, используемые на каждом этапе процесса проектирования
1.5 Структура книги
Глава 2. Основы Verilog HDL и экспериментальная среда
2.1 Язык описания оборудования Verilog HDL
2.1.1 Основы синтаксиса Verilog HDL
2.1.2 Конструкция модуля Verilog HDL
2.1.3 Метод моделирования тестовой программы Verilog HDL
2.1.4 Навыки письма Verilog HDL
2.2 Рабочая среда средства проектирования ASIC
2.2.1 Структура Linux
2.2.2 Настройки переменных среды
2.2.3 Команды, связанные с Linux
Глава 3 Центральный процессор
3.1 Обзор процессора
3.2 Система инструкций ЦП
3.2.1 Основной формат инструкций
3.2.2 Классификация инструкций
3.2.3 Метод адреса
3.2.4 Цикл инструкции
3.3 Реализация функции ЦП
3.3.1 память
3.3.2 Счетчик программ
3.3.3 Регистр инструкций
3.3.4 Адресный мультиплексор
3.3.5 Арифметико-логический блок
3.3.6 Cumulator
3.3.7 Государственный контроллер
3.3.8 CPU
Глава 4. Проектирование и моделирование уровней RISC_CPU RTL
4.1 Процесс проектирования RISC_CPU
4.2 Компиляция RTL и использование инструментов моделирования
4.3 Проектирование и моделирование уровней RTL
4.3.1 Конструкция селектора
4.3.2 Конструкция счетчика программ
4.3.3 Конструкция регистра инструкций
4.3.4 Конструкция арифметико-логического устройства
4.3.5 Конструкция памяти
4.3.6 Разница между блокирующим и неблокирующим назначением при разработке последовательной логики
......
Цвет страница:
