Официальный веб -сайт подлинный CMOS интегрированный эффект блокировки схемы Wimbledon. Технология обработки паразитического эффекта метода тестирования метода качества.
Цена: 1 151руб. (¥54.45)
Артикул: 614896969926
Цена указана со скидкой: 45%
Старая цена: 2092р.
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товараПродавец:鑫达图书专营店
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥70.51 490руб.
¥3557 477руб.
¥1994 205руб.
¥ 69 44.85948руб.
Основная информация | |
Название продукта: |   интегрированная цепь CMOS 闩 Эффект блокировки |
делать   |   Вендон |
город  поле  цена: |   99,00 Юань |
ISBN номер: | 9787111645870 |
Дата публикации: | 2020-04 |
Страница &Nbsp; номер: | 240 |
Характер &Nbsp; номер: |   351 тысячи слов |
из   Общество: |   Machinery Industry Press |
Оглавление |
Каталог Причины письма и написания Благодарности Глава 1 Введение 1.1 Обзор эффекта блокировки   1.1.1 Фон эффекта блокировки появляется   1.1.2 闩 Эффект блокировки Краткое описание 1.2 Обзор исследования эффекта блокировки 1.3 Резюме   ссылка Глава 2 CMOS интегрированная цепь паразитическая биполярная кристаллическая трубка   2.1 Принцип биполярного транзистора   2.1.1 Структура процесса биполярного транзистора   2.1.2 Принцип работы биполярного транзистора   2,1,3 Напряжение разбивки биполярных транзисторов   2.1.4 с использованием биполярного транзистора для анализа эффекта блокировки PNPN   паразитный эффект в интегрированной цепи 2,2 CMOS   Верхую сопротивление в 2.2.1 CMOS   паразитный биполярный транзистор в 2.2,2 CMOS   паразитарная биполярная кристаллическая трубка в 2,2,3 HV-CMOS   паразитный биполярный транзистор в 2.2.4 BCD 2.3 Резюме Рекомендации Глава 3 Метод анализа эффекта блокировки 3.1 Анализ 效 блокирующих эффектов   3.1.1 Технология пульса передачи линии передачи   3.1.2 технология измерения постоянного тока 3.2 Введение в эффект блокировки двух структур   3.2.1 PNPN 闩 Эффект блокировки   3.2.2 NPN 闩 эффект блокировки   3,3 резюме   ссылка   Глава 4 Физический анализ эффекта блокировки   4.1 Классификация механизма триггера эффекта блокировки   4.1.1 NW -подложка триггера тока подложки   4.1.2 PW -подложка триггера тока подложки   4,1,3 NW и PW -подложка ТОРГА ТОЧКА ОДНА   4.2 Триггер метод эффекта блокировки   4.2.1 Выход или волны входной ноги, вызывая вязание PN   4.2.2 волновой сигнал стопы силовой трубы вызывает разрушение или проникновение   4.2.3 Эффект блокировки, вызванный последовательности источника питания источника питания 4.2.4   4.2.5 ток оптического тока   4.2.6 нмос   4,3 миниатюра Рекомендации Глава 5 闩 闩 闩 闩 n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n 5.1 Обзор JEDEC 5.2 Тест эффекта блокировки 5.2.1 V-критерия перенапряжения с перенапряжением мощности   5.2.2 над текущим тестом I-теста 5.3 Специальные трубные ноги, соединенные с пассивным элементом   5.3.1 Специальная трубка   5.3.2 Случаи специальной трубы 5.4 失 Суждение о неудаче блокировки 5.5 Фактический случай 5.5.1.   5.5.2 Тест перегрузки I-теста I-теста 5.6 Резюме Рекомендации Глава 6 Квалифицированный анализ 效 эффект блокировки   6.1 Анализ качества фактического процесса   6.1.1 Эффекты блокировки между устройствами MOS   6.1.2 эффект блокировки между диодом   6.1.3 Эффект блокировки между диодом и устройством MOS   6.1,4 N Type Trap и 1,8 В PMOS/13,5 В эффект блокировки PMOS   6.1,5 N Тип типа и 1,8 В p-диода /13,5 В эффект блокировки P-диода 6.2 Квалифицированный анализ конкретных условий   6.2.1 Volitic Analysis of Travate   6.2.2 Качественный анализ макета 6.3 Резюме Глава 7 Необходимые условия для запуска эффекта блокировки 7.1 Физические условия   7.1.1 Прибыль на лоткеβ n β p >1 &Nbsp; 7.1.2 ловушка и другое эффективное сопротивление r n и r p достаточно   7.1.3, чтобы сформировать путь с низкой резистентностью 7.2 Условия смещения цепи   7.2.1 Напряжение питания больше, чем самоповреждение напряжение   7.2.2 Вдохновение достаточно большое   7.2.3 Подходящие условия смещения 7.3 Резюме   Глава 8 Метод улучшения эффекта блокировки   8.1 Уровень макета анти -блокировки   8.1.1 уменьшает r n и r p   8.1.2 сокращениеβ n   иβ p   8,1,3 плюс маленькие дети и кольцо для защиты от мульти -детей   8.2 Процесс -Уровень Анти -линг -меры   8.2.1 Технология расширения CMOS   8.2.2 NBL Deep Burial Technology Technology   8.2.3 SOI CMOS Technology   8.2.4 Технология изоляции глубокой канавки   8.2.5 Инфузобление топ -технологии путешествий   8.2.6 увеличивает глубину NW 8.3 Меры сопротивления с цепью -   8.3.1 Сопротивление серии   8.3.2 антипартийная ловушка   8.4 Резюме   ссылка Глава 9 Правила проектирования эффекта блокировки 9.1 Правила проектирования для схем ввода   9.1.1 Уменьшите коэффициент амплификации паразитной биполярной транзистора   9.1.2 Улучшение эквивалентного сопротивления ловушки   9,1,3 плюс маленькие дети и кольцо для защиты от мульти -детей 9.2 Правила проектирования для внутренних схем &ингибиторы ингибиторов NBSP; 9.2.1   9.2.2 Предотвратить открытие паразитического биполярного транзистора 9.3 Резюме Рекомендации Глава 10 Пример анализа эффекта блокировки 10.1 Блокирующий эффект между устройствами   10.1.1 Выходная схема 18 В pmos и эффекты блокировки 18 В 18 В.   10.1.2 Внутренняя цепь 5V PMOS и эффекты блокировки 5 В NMOS   10.1.3 Схема защиты питания 13,5 В P-диода и 13,5 В эффекты блокировки NMOS NMOS 10.2 Эффект блокировки между устройством и ловушкой 10.3 效 Тест на эффект эффекта блокировки, уничтожая сопротивление поли 10.4 Резюме   Глава 11 Применение паразитических устройств ESD 11.1 ESD Применение паразитического NPN   11.1.1 NMOS PARASITIC NPN   11.1.2 ПАРАЗИТИЧЕСКАЯ НЕВОНСКАЯ ПРОБЛЕМА передачи.   11.1.3 Gtnmos Power Piece Circethip   11.1.4 STNMOS Power Piece Circethip 11.2 Применение ESD паразитического PNPN   11.2.1 CMOS PARASITIC PNPN   11.2.2 Паразита PNPN Power Piece Piece ESD защитный круг   11.2.3 Правила проектирования структуры PNPN 11.3 Резюме Подведем итог |
краткое введение |
Благодаря конкретным случаям и большому количеству цветных картинок эта книга была введена и подробно проанализирована задача защелки в конструкции и производстве интегрированных цепи CMOS.На основании введения паразитического эффекта интегрированной схемы CMOS, принципы, методы триггеров, методы испытаний, качественный анализ, меры улучшения и правила проектирования эффекта блокировки были подробно объяснены, а затем анализ инженерного экземпляра и паразитные устройства были Приложение для анализа инженерных экземпляров и паразитических устройств ESD приложение предоставляет читателям набор методов тестирования и улучшения эффекта блокировки, объединяющих теоретическую и инженерную практику. В настоящем написании друзья, занимающиеся микроэлектроникой, полупроводникой и интегрированной схемой, предназначены для предоставления книг, которые легко понять и в сочетании с практическими приложениями. Это также подходит для чтения студентов и выпускников. |