8 (905) 200-03-37 Владивосток
с 09:00 до 19:00

3 XILINX ARTIX-7 FPGA FAST ВВЕДЕНИЯ И ЭКСУАКТЫ+XILINX FPGA сопровождали вас для игры с USB3.0 и LVDS+Brave Core.

Цена: 3 204руб.    (¥151.6)
Артикул: 607160521347

Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.

Этот товар на Таобао Описание товара
Продавец:云聚算图书专营店
Адрес:Шанхай
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥66.71 410руб.
¥38.8820руб.
¥ 422.6 326.26 870руб.
¥ 200 1543 255руб.
  • Информация о товаре
  • Фотографии

Xilinx Artix-7 FPGA Fast вход, навыки и примеры


Рекомендовано многими экспертами!Старший менеджер экосистемы образования и инноваций Xilinx Большого Китая Лу Цзяхуа пишет предисловие и рекомендует!Содержит 24 типичных инженерных примера, объединяющих многолетний опыт и навыки автора в разработке FPGA.


Автор: У Хоухан, Ю Кайюань, Ян Лян


Цена: 79 юаней.


Время печати: 1-1


ISBN: 9787302534143








Эта книга основана на устройстве Xilinx Artix®7 FPGA. Он сочетает в себе достаточные теоретические знания с богатыми процедурами для ознакомления с соответствующими знаниями о FPGA, а также включает в себя многолетний опыт и навыки автора в изучении FPGA и ее разработке.Вспомогательная платформа разработки включает в себя множество периферийных устройств начального и расширенного уровня и предоставляет 24 типичных примера проектов, которые помогут читателям освоить разработку FPGA с учетом таких аспектов, как базовые знания FPGA, концепции логического проектирования, конфигурация и использование инструментов, проектирование уровня платы, а также примеры FPGA начального и расширенного уровня.Эта книга сопровождается учебными материалами PPT и проектной документацией. Чтобы загрузить книгу, перейдите на страницу книги на официальном сайте издательства Университета Цинхуа. Эта книга подходит в качестве учебника для соответствующих профессиональных курсов FPGA в колледжах и университетах, а также подходит для справочного изучения инженерами, которые хотят начать разработку Xilinx FPGA. Читатели могут быстро приступить к разработке FPGA, следуя главам этой книги.


Xilinx FPGA поможет вам поиграть с USB3.0 и LVDS. На основе платформы разработки аппаратного обеспечения Xilinx Artix-7 FPGA+LVDS+USB 3.0 вы можете быстро освоить применение различных встроенных ресурсов FPGA и проектирование синхронизации интерфейса.




Автор: У Хоухан




Цена: 59 Юань




Время печати: 1-1




ISBN: 9787302491811.




Дата публикации: 2018.05.01




Дата печати: 2018.03.28








В этой книге в основном используется устройство Xilinx Artix-7 FPGA (с собственным интерфейсом LVDS) и микросхема контроллера USB 3.0 Cypress FX3, а также некоторые распространенные модули памяти DDR3, схемы UART, интерфейсы расширения и т. д., и ведут читателей от более мелкого к более глубокому: от проектирования платы, программных инструментов, установки соответствующих драйверов до базовых примеров FPGA, от UART, DDR3, USB на базе FPGA.3.0. Начните с примеров передачи LVDS и освойте применение различных встроенных ресурсов FPGA и проектирование синхронизации интерфейса. Эта книга основана на конкретной платформе разработки FPGA. Он не только обладает достаточной глубиной теоретических знаний для его поддержки, но также имеет богатые процедуры для практического объяснения и перемежается с различным опытом и навыками автора в процессе обучения и разработки FPGA на протяжении многих лет. Для инженеров, которые хотят реализовать разработку USB 3.0 и LVDS на основе FPGA, многие примеры, представленные в этой книге, являются хорошими эталонными прототипами и могут помочь им в разработке быстрых прототипов систем.






















Contents












Оглавление
















Глава 1 Обзор FPGA, USB и LVDS












1.1 Обзор разработки FPGA












1.2 Преимущества FPGA












1,3FPGA поле приложения












1.4FPGA Процесс разработки












1.5 Обзор интерфейса USB












1,6 л. Обзор интерфейса












Глава 2 Подробное объяснение схемы экспериментальной платформы на уровне платы












2.1 Общая архитектура схемы платы -












2.2 Схема источника питания












2,3FPGA Clock и сброс сброса












2.3.1 Clock Clock Crystal Curit












2.3.2FPGA сброс












2,4FPGA CUNTIONG












2,5FPGA схема питания












Схема чипа 2.6DDR3












2.7 UART Chip Cux












Схема интерфейса 2,8LVDS












2.9 Схема контроллера USB 3.0 FX3












2.10 Другие схемы интерфейса












2.11FPGA определение штифта












Глава 3 Установка и настройка программного обеспечения












3.1 Регистрация учетной записи Xilinx и загрузка программного обеспечения Vivado












3.1.1 Регистрация учетной записи Xilinx












3.1.2 Загрузка Вивадо








3.2Установка Vivado и применение бесплатной лицензии












3.2.1 Установка Вивадо












3.2.2 Заявка на бесплатную лицензию












3.3 Установка текстового редактора Notepad++












3.4 Настройки ассоциации для использования Notepad++ в Vivado












3.5 Установка драйвера последовательного чипа












3.5.1 Установка драйвера












3.5.2 Идентификация устройства












3.6SDK установка контроллера USB 3.0 FX3












3.7 Установка драйвера контроллера USB 3.0 FX3












3.7.1 Соединение USB 3.0 между ПК и платой разработки












3.7.2 Подключение к ПК и USB












3.7.3 Установка драйвера контроллера USB 3.0 FX3












Xilinx FPGA поможет вам играть с USB 3.0 и LVDS
















Глава 4. Первая процедура и конфигурация загрузки FPGA.












4.1 Пример лампы проточной воды












4.1.1 Функциональный обзор












4.1.2 Создайте новый проект Vivado












4.1.3 Создание исходного кода проекта, ограничений и файлов моделирования.












4.1.4 Функциональное моделирование












4.1.5 Компиляция












4.2 Обзор конфигурации FPGA Xilinx 7 серии












4.2.1 Выбор различных режимов конфигурации












4.2.2 Размер битового потока конфигурации FPGA












4.2.3 Выбор метода конфигурации загрузки FPGA












4.2.4 Определение функции конфигурационного контакта












4.3 Интерфейс контроля температуры XADC












Онлайн-запись FPGA 4,4-битных файлов












QSPI Flash-затвердевание файлов размером 4,5 мкс












4.5.1Параметры настройки конфигурации FPGA












4.5.2 Создать файл mcs












4.5.3 Загрузка файла mcs












Глава 5. Основные примеры периферийных устройств












5.1 Пример управления светодиодами DIP-переключателя












5.2Пример конфигурации PLL












5.3 Определяемое пользователем IP-ядро












5.3.1 Создание IP-ядра












5.3.2 Пересадка IP-ядра












5.3.3 Настройка и создание экземпляра IP-ядра












5.4 Пример шлейфа UART












5.4.1 Обзор функций












5.4.2 Анализ кода












5.4.3 Отладка на уровне платы












5.5. Эксперимент Hello World от MicroBlaze












5.5.1 Обзор функций












5.5.2 Конфигурация IP-ядра системы MicroBlaze












5.5.3 Создание проекта программного обеспечения процессора MicroBlaze












5.5.4 Отладка на уровне платы












Глава 6. Пример управления памятью DDR3 на основе FPGA.












6.1 Конфигурация и моделирование IP-ядра DDR3












6.1.1 Обзор IP-ядра DDR3












6.1.2 Конфигурация IP-ядра DDR3












6.1. Моделирование IP-ядра 3DDR3












6.2 Чтение/запись данных DDR3 на основе онлайн-мониторинга логического анализатора












6.2.1 Обзор функций












6.2.2 Анализ синхронизации IP-интерфейса контроллера DDR3












6.2.3 Анализ кода












6.2.4 Конфигурация онлайн-логического анализатора












6.2.5 Отладка онлайн-логического анализатора












6.3 Чтение/запись данных DDR3 на основе команд UART












6.3.1 Обзор функций












6.3.2 Анализ кода












6.3.3 Отладка на уровне платы












Глава 7. Пример контроллера USB 3.0 FX3.












7.1 Пример шлейфа передачи USB на основе внутреннего DMA FX3












7.1.1 Обзор функций












7.1.2 Компиляция прошивки и создание файла фиксации












7.1.3 Подключение оборудования и идентификация устройства












7.1.4 Загрузка FX3 через USB-накопитель












7.1.5 Отладка на уровне платы












7.2FX3 Затвердевание флэш-кода SPI












7.2.1 Настройки запуска












7.2.2 Флэш-отверждение SPI












7.3 Тест пропускной способности USB на основе внутреннего DMA FX3












7.3.1 Подключение оборудования












7.3.2 Загрузка FX3 через USB-порт












7.3.3 Демонстрация основных функций стримера FX3












7.4 Пример протокола передачи UVC (USB Video Class) на основе FX3












7.4.1 Подключение оборудования












7.4.2 Загрузочная загрузка FX3 через USB












7.4.3 Идентификация устройства UVC












Инструкция по изменению конфигурации прошивки 7.5FX3 SlaveFIFO












7.5.1 Обзор функций












7.5.2 GPIF Ⅱ Открытие дизайнера и загрузка проекта












7.5.3Конфигурация интерфейса GPIFⅡ и компиляция проекта












7.5.4 Загрузка проекта прошивки в IDE












7.5.5 Компиляция проекта прошивки под IDE












7.6 Пример шлейфа на основе интерфейса FPGAFX3 SlaveFIFO












7.6.1 Обзор функций












7.6.2 Загрузка прошивки












7.6.3 Анализ кода FPGA












7.6.4Интерактивный логический анализатор ILA для просмотра синхронизации интерфейса












7.7 Пример StreamOUT на основе интерфейса FPGAFX3 SlaveFIFO












7.7.1 Обзор функций












7.7.2 Загрузка прошивки












7.7.3 Анализ кода FPGA












7.7.4Интерактивный логический анализатор ILA для просмотра синхронизации интерфейса












7.7.5 Просмотр пропускной способности данных в Streamer












7.8 Пример StreamIN на основе интерфейса FPGAFX3 SlaveFIFO












7.8.1 Обзор функций












7.8.2 Загрузка прошивки












7.8.3 Анализ кода FPGA












7.8.4Интерактивный логический анализатор ILA для просмотра синхронизации интерфейса












7.8.5Инструмент Streamer для проверки пропускной способности данных












Глава 8. Примеры передачи трансивера LVDS.












8.1 Примеры отправки и получения данных LVDS












8.1.1 Обзор функций












8.1.2-битная обработка выравнивания












8.1.3 Анализ кода












8.1.4 Инструкции по сборке












8.1.5 Отладка на уровне платы












8.2 Пример отправки и получения данных LVDS с проверкой CRC












8.2.1 Обзор функций












8.2.2 Основные принципы проверки CRC












8.2.3 Генерация проверочного кода CRC8












8.2.4 Анализ кода












8.2.5 Инструкции по сборке












8.2.6 Отладка на уровне платы







Brave Core поможет вам поиграть с Xilinx FPGA




Рекомендуемое предисловие от менеджера программы университета Xilinx, краткое введение в Xilinx FPGA с нуля, объяснение основных концепций, анализ конструкции на уровне платы и подробные объяснения рутинных операций Verilog.




Автор: У Хоухан


Цена: 59 Юань


Время печати: 1-1


ISBN: 9787302474272.


Дата публикации: 2017.12.01


Дата печати: 10.2017








Contents




Оглавление
















Глава 1. Введение в разработку FPGA.








1.1FPGA Базовое введение








Преимущество 1.2FPGA








1,3FPGA поле приложения








1.4FPGA Процесс разработки








Глава 2 Экспериментальная платформа“Храброе ядро”Подробное объяснение схемы уровня платы








2.1 Общая архитектура схемы платы -








2.2 Схема источника питания








2.3 Схема резервации и тактовой связи








2.3.1 часы на устройствах FPGA








2.3.2 О сбросе устройств FPGA








2.3.3 Экспериментальный анализ схемы платформы








2.4FPGA скачать схема конфигурации








2.5SRAM Интерфейсная схема








2,6ADC/ЦАП ЦАП








2.7 UART Интерфейсная схема








2.8RTC Интерфейсная схема








2.9 Схема кнопки навигации








2.10VGA DISPLAIN








2.11 Зуммер, цифровая трубка, индикатор проточной воды, схема DIP-переключателя








2.12 Ультразвуковой интерфейс, расширение цепи интерфейса ЖКД








Глава 3 Основы логического дизайна








3.10 и 1—&-Здесь начинается чудесный мир








3.2 Выявление поверхностных явлений—&- логические отношения




3.3 Исследование внутренней сути——Структура устройства








Глава 4 Установка и конфигурация программного обеспечения








4.1Установка программного обеспеченияISE 14.6








4.1.1 Скопируйте и распакуйте установочные файлы








4.1.2 Виртуальный привод CD-ROM или установка без сжатия








4.1.3УстановкаISE 14.6








4.2Установка Modelsim SE 10.1








4.2.1 Копирование и распаковка установочных файлов








4.2.2 Установка Modelsim SE








4.3 Установка текстового редактора Notepad++








4.4 Настройки ассоциации для использования Notepad++ в ISE








4.5Компиляция совместной библиотеки моделирования ISE и Modelsim








4.5.1 Подтверждение операционной системы








4.5.2 Компиляция библиотеки Xilinx








4.6 Настройки ассоциации совместного моделирования ISE и Modelsim








4.6.1 Скопируйте и вставьте содержимое файла modelsim.ini.








4.6.2Настройки ISE








4.7 Установка драйвера USB-кабеля платформы








4.8 Установка драйвера микросхемы последовательного порта








4.8.1 Установка драйвера








4.8.2 Идентификация устройства








Brave Core поможет вам поиграть с Xilinx FPGA












Глава 5. Первый инженерный пример, основанный на моделировании








5.1 Новое строительство








5.2 Создание и редактирование файла исходного кода Verilog








5.2.1 Создание файла исходного кода Verilog








5.2.2 Редактирование файла исходного кода Verilog








5.3 Проверка синтаксиса Verilog








5.4 Проверка симуляции Modelsim








5.4.1Основные настройки ISE








5.4.2 Создание и редактирование тестового сценария








5.4.3 Вызов моделирования моделирования








Глава 6. Второй пример проекта, основанный на отладке на уровне платы.








6.1 Обзор функций драйвера зуммера ШИМ








6.1.1 Функциональный обзор








6.1.2 Исходный код проекта








6.2 Назначение контактов драйвера зуммера ШИМ








6.2.1 Трансплантация проекта








6.2.2 Назначение контактов PlanAhead








6.2.3 Прямое назначение контактов сценария








6.3 Синтез драйвера зуммера ШИМ, реализация и создание файла конфигурации








6.4 Драйвер зуммера ШИМ, конфигурация онлайн-загрузки FPGA








6.4.1 Включение iMPACT








6.4.2 Инициализация кабеля загрузки








6.4.3 Загрузка конфигурации








6.5 Затвердевание микросхемы конфигурации FPGA драйвера зуммера ШИМ








6.5.1 Генерация файла записи PROM








6.5.2 Отверждение ПРОМ








6.6 Сброс драйвера зуммера PWM и функция реконфигурации FPGA








6.6.1 Функция сброса








6.6.2 Функция онлайн-реконфигурации








6.6.3 Настройка индикатора состояния








Глава 7. Основные примеры начала работы








7.1 Пример переключателя зуммера








7.1.1 Знакомство с функциями








7.1.2 Анализ кода








7.1.3 Откройте проект








7.1.4 Операция загрузки конфигурации








7.2 Пример лампы проточной воды








7.2.1 Знакомство с функциями








7.2.2 Анализ кода








7.2.3 Загрузка конфигурации








7.33-8 Эксперимент с декодером








7.3.1 Знакомство с функциями








7.3.2 Анализ кода








7.3.3 Отладка на уровне платы








7.4 Примеры устранения дребезга кнопок и переключения светодиодов








7.4.1 Принцип устранения дребезга кнопок








7.4.2 Знакомство с функциями








7.4.3 Анализ кода








7.4.4 Отладка на уровне платы








7.5 Эксперимент с проточной водяной лампой в классическом режиме








7.5.1 Знакомство с функциями








7.5.2 Анализ кода








7.5.3 Отладка на уровне платы








7.6 Пример мигания светодиода на основе подсчета деления частоты ФАПЧ








7.6.1 Обзор ФАПЧ








7.6.2 Знакомство с функциями








7.6.3 Создание нового основного файла IP








7.6.4 Конфигурация ФАПЧ








7.6.5 Обзор модульной конструкции








7.6.6 Практика модульного проектирования








7.6.7 Анализ кода








7.6.8 Отладка на уровне платы








7.7 Пример драйвера цифровой лампы








7.7.1 Принцип управления цифровой лампой








7.7.2 Обзор функций








7.7.3 Анализ кода








7.7.4 Отладка на уровне платы








7.8SRAM тест на чтение и запись








7.8.1 Интерпретация времени чтения и записи SRAM








7.8.2 Знакомство с функциями








7.8.3 Анализ кода








7.8.4Настройки библиотеки Xilinx








7.8.5 Функциональное моделирование








7.8.6Онлайн-конфигурация FPGA








7.8.7 Сигнал выборки триггера








7.9 Проверка обратной связи UART








7.9.1 Обзор функций








7.9.2 Анализ кода








7.9.3 Отладка на уровне платы








7.10Драйвер VGA Дисплей ColorBar








7.10.1 Обзор VGA








7.10.2 Знакомство с функциями








7.10.3 Анализ кода








7.10.4 Отладка на уровне платы








7.11Пример базового драйвера ЖК-дисплея








7.11.1Время движения на ЖК-дисплее








7.11.2 Знакомство с функциями








7.11.3 Анализ кода








7.11.4 Сборка








7.11.5 Отладка на уровне платы








7.12 Драйвер символьного ЖК-дисплея








7.12.1 Символ по модулю








7.12.2 Создание документа инициализации ПЗУ








7.12.3 Создать новый исходный файл








7.12.4 Выбор IP








7.12.5 Конфигурация ПЗУ








7.12.6 Знакомство с функциями








7.12.7 Анализ кода








7.12.8 Отладка на уровне платы