8 (905) 200-03-37 Владивосток
с 09:00 до 19:00
CHN - 1.14 руб. Сайт - 21.13 руб.

Теория и практика дизайна ASIC (RTL Verification Extrabless and Design Design Высшая школа

Цена: 723руб.    (¥34.2)
Артикул: 589779166559

Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.

Этот товар на Таобао Описание товара
Продавец:新世界书库
Адрес:Чжэцзян
Рейтинг:
Всего отзывов:1405872
Положительных:1405872
Добавить в корзину
Другие товары этого продавца
¥113.12 390руб.
¥122.642 592руб.
¥28.98613руб.
¥54.61 154руб.
  • Информация о товаре
  • Фотографии

Основная информация
наименование товара:Теория и практика дизайна ASIC (RTL Verification Extrabless and Design Design Высшая школаформат:16
Автор:Редактор: Лю ВэньКоличество страниц:
Цены:45Опубликованная дата:2019-04-01
Номер ISBN:9787115507679Время печати:2019-04-01
Издательство:Народные сообщения и телекоммуникацииВерсия:1
Типы продукта:книгиИндийский:1
Об авторе:
Краткое содержание:

......

Оглавление:
Глава 1 Обзор ASIC
1.1 ASIC Concept
1.2 Метод проектирования ASIC
1.3 Процесс проектирования ASIC
1.3.1 Анализ требований проектирования
1.3.2 Конструкция и проверка модуля
1.3.3 Логический синтез и проверка
1.3.4 дизайн макета
1.3.5 Извлечение параметров и анализ статического времени
1.3.6 Физическая проверка
1.4 Инструмент проектирования интегрированной цепи
1.4.1 Введение в компанию EDA
1.4.2 Инструменты, используемые на каждом этапе процесса проектирования
1.5 Полная архитектура книги
Глава 2 VERILOG HADL Основная и экспериментальная среда
2.1.
2.1.1. Основы грамматики Verilog HDL
2.1.2 Verilog HDL -модуль дизайн
2.1.3 Метод моделирования программы тестовой программы Verilog HDL
2.1.4 Навыки письма Verilog HDL
2.2 Операционная среда инструмента ASIC Design
2.2.1 Структура композиции Linux
2.2.2 Настройки переменной среды
2.2.3 Команды, связанные с Linux
Глава 3 Центральный процессор
3.1 Обзор процессора
3.2 Система инструкций процессора
3.2.1 Основной формат инструкций
3.2.2 Классификация инструкций
3.2.3 Метод адреса
3.2.4 Цикл инструкций
3.3 Реализация функции процессора
3.3.1 память
3.3.2 Программный счетчик
3.3.3 Регистр инструкций
3.3.4.
3.3.5 Арифметическая логическая единица
3.3.6 Cumulator
3.3.7 Контроллер состояния
3.3.8 CPU
Глава 4 RISC_CPU RTL Class Design and Simulation
4.1 Процесс проектирования RISC_CPU
4.2 Инструменты компиляции и моделирования RTL
4.3 Дизайн и симуляция класса RTL
4.3.1 Дизайн селектора
4.3.2 Программный счетчик
4.3.3 Дизайн реестра директоров
4.3.4 Конструкция арифметической логики
4.3.5 дизайн памяти
4.3.6 Разница между блокированием назначения и неблокирующего назначения при разработке логики времени

......

Цвет страница: