Теория и практика дизайна ASIC (RTL Verification Extrabless and Design Design Высшая школа

Цена: 723руб. (¥34.2)
Артикул: 589609397779
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товара<p><img class="desc_anchor" id="desc-module-1" src="https://assets.alicdn.com/kissy/1.0.0/build/imglazyload/spaceball.gif"><div style="margin: 0.0px auto;width: 745.0px;border: #ededed solid 1.0px;overflow: hidden;margin-bottom: 20.0px;"><div style="margin: 0.0px auto;width: 730.0px;height: 25.0px;color: #333333;font-size: 14.0px;line-height: 25.0px;font-weight: bold;padding-left: 15.0px;">Об авторе:</div></div><img class="desc_anchor" id="desc-module-2" src="https://assets.alicdn.com/kissy/1.0.0/build/imglazyload/spaceball.gif"><div style="margin: 0.0px auto;width: 745.0px;border: #ededed solid 1.0px;overflow: hidden;margin-bottom: 20.0px;"><div style="margin: 0.0px auto;width: 730.0px;height: 25.0px;color: #333333;font-size: 14.0px;line-height: 25.0px;font-weight: bold;padding-left: 15.0px;">Краткое содержание:</div><div style="margin: 0.0px auto;width: 720.0px;border-top: #ededed dashed 1.0px;padding: 15.0px;color: #666666;line-height: 20.0px;font-size: 12.0px;"><p>......</p></div></div><img class="desc_anchor" id="desc-module-3" src="https://assets.alicdn.com/kissy/1.0.0/build/imglazyload/spaceball.gif"><div style="margin: 0.0px auto;width: 745.0px;border: #ededed solid 1.0px;overflow: hidden;margin-bottom: 20.0px;"><div style="margin: 0.0px auto;width: 730.0px;height: 25.0px;color: #333333;font-size: 14.0px;line-height: 25.0px;font-weight: bold;padding-left: 15.0px;">Оглавление:</div><div style="margin: 0.0px auto;width: 720.0px;border-top: #ededed dashed 1.0px;padding: 15.0px;color: #666666;line-height: 20.0px;font-size: 12.0px;">Глава ** Обзор ASIC<br>1.1 ASIC Concept<br>1.2 Метод проектирования ASIC<br>1.3 Процесс проектирования ASIC<br>1.3.1 Анализ требований проектирования<br>1.3.2 Конструкция и проверка модуля<br>1.3.3 Логический синтез и проверка<br>1.3.4 дизайн макета<br>1.3.5 Извлечение параметров и анализ статического времени<br>1.3.6 Физическая проверка<br>1.4 Инструмент проектирования интегрированной цепи<br>1.4.1 Введение в компанию EDA<br>1.4.2 Инструменты, используемые на каждом этапе процесса проектирования<br>1.5 Полная архитектура книги<br>Глава 2 VERILOG HADL Основная и экспериментальная среда<br>2.1.<br>2.1.1. Основы грамматики Verilog HDL<br>2.1.2 Verilog HDL -модуль дизайн<br>2.1.3 Метод моделирования программы тестовой программы Verilog HDL<br>2.1.4 Навыки письма Verilog HDL<br>2.2 Операционная среда инструмента ASIC Design<br>2.2.1 Структура композиции Linux<br>2.2.2 Настройки переменной среды<br>2.2.3 Команды, связанные с Linux<br>Глава 3 Центральный процессор<br>3.1 Обзор процессора<br>3.2 Система инструкций процессора<br>3.2.1 Основной формат инструкций<br>3.2.2 Классификация инструкций<br>3.2.3 Метод адреса<br>3.2.4 Цикл инструкций<br>3.3 Реализация функции процессора<br>3.3.1 память<br>3.3.2 Программный счетчик<br>3.3.3 Регистр инструкций<br>3.3.4.<br>3.3.5 Арифметическая логическая единица<br>3.3.6 Cumulator<br>3.3.7 Контроллер состояния<br>    3.3.8  CPU<br>Глава 4 RISC_CPU RTL Class Design and Simulation<br>4.1 Процесс проектирования RISC_CPU<br>4.2 Инструменты компиляции и моделирования RTL<br>4.3 Дизайн и симуляция класса RTL<br>4.3.1 Дизайн селектора<br>4.3.2 Программный счетчик<br>4.3.3 Дизайн реестра директоров<br>4.3.4 Конструкция арифметической логики<br>4.3.5 дизайн памяти<br>4.3.6 Разница между блокированием назначения и неблокирующего назначения при разработке логики времени<br><p>......</p></div></div><img class="desc_anchor" id="desc-module-4" src="https://assets.alicdn.com/kissy/1.0.0/build/imglazyload/spaceball.gif"><div style="margin: 0.0px auto;width: 745.0px;border: #ededed solid 1.0px;overflow: hidden;margin-bottom: 20.0px;"><div style="margin: 0.0px auto;width: 730.0px;height: 25.0px;color: #333333;font-size: 14.0px;line-height: 25.0px;font-weight: bold;padding-left: 15.0px;">Основная информация</div><div style="margin: 0.0px auto;width: 730.0px;padding-left: 15.0px;border-top: #ededed dashed 1.0px;color: #666666;line-height: 20.0px;font-size: 12.0px;padding-top: 5.0px;"><table width="700" border="0" cellspacing="10" cellpadding="5"><tr><td width="82"><strong>наименование товара:</strong></td><td width="277">Теория и практика дизайна ASIC (RTL Verification Extrabless and Design Design Высшая школа</td><td width="82"><strong>формат:</strong></td><td width="169"></td></tr><tr><td><strong>Автор:</strong></td><td>Редактор: Лю Вэнь</td><td><strong>Количество страниц:</strong></td><td>158</td></tr><tr><td><strong>Цены:</strong></td><td>45</td><td><strong>Опубликованная дата:</strong></td><td>2019-04-01</td></tr><tr><td><strong>Номер ISBN:</strong></td><td style="color: #ff0000;font-weight: bold;font-size: 14.0px;">9787115507679</td><td><strong>Время печати:</strong></td><td>2019-04-01</td></tr><tr><td><strong>Издательство:</strong></td><td>Народные сообщения и телекоммуникации</td><td><strong>Версия:</strong></td><td>1</td></tr><tr><td><strong>Типы продукта:</strong></td><td>книги</td><td><strong>Индийский:</strong></td><td>1</td></tr></table></div></div><img class="desc_anchor" id="desc-module-5" src="https://assets.alicdn.com/kissy/1.0.0/build/imglazyload/spaceball.gif"><div style="margin: 0.0px auto;width: 745.0px;border: #ededed solid 1.0px;overflow: hidden;margin-bottom: 20.0px;"><div style="margin: 0.0px auto;width: 730.0px;height: 25.0px;color: #333333;font-size: 14.0px;line-height: 25.0px;font-weight: bold;padding-left: 15.0px;">Цвет страница:</div></div></p>
Продавец:文工坊图书专营店
Адрес:Чжэцзян
Рейтинг:

Всего отзывов:543024
Положительных:543024
Добавить в корзину
- Информация о товаре
- Фотографии

Об авторе:

Краткое содержание:
......

Оглавление:
Глава ** Обзор ASIC
1.1 ASIC Concept
1.2 Метод проектирования ASIC
1.3 Процесс проектирования ASIC
1.3.1 Анализ требований проектирования
1.3.2 Конструкция и проверка модуля
1.3.3 Логический синтез и проверка
1.3.4 дизайн макета
1.3.5 Извлечение параметров и анализ статического времени
1.3.6 Физическая проверка
1.4 Инструмент проектирования интегрированной цепи
1.4.1 Введение в компанию EDA
1.4.2 Инструменты, используемые на каждом этапе процесса проектирования
1.5 Полная архитектура книги
Глава 2 VERILOG HADL Основная и экспериментальная среда
2.1.
2.1.1. Основы грамматики Verilog HDL
2.1.2 Verilog HDL -модуль дизайн
2.1.3 Метод моделирования программы тестовой программы Verilog HDL
2.1.4 Навыки письма Verilog HDL
2.2 Операционная среда инструмента ASIC Design
2.2.1 Структура композиции Linux
2.2.2 Настройки переменной среды
2.2.3 Команды, связанные с Linux
Глава 3 Центральный процессор
3.1 Обзор процессора
3.2 Система инструкций процессора
3.2.1 Основной формат инструкций
3.2.2 Классификация инструкций
3.2.3 Метод адреса
3.2.4 Цикл инструкций
3.3 Реализация функции процессора
3.3.1 память
3.3.2 Программный счетчик
3.3.3 Регистр инструкций
3.3.4.
3.3.5 Арифметическая логическая единица
3.3.6 Cumulator
3.3.7 Контроллер состояния
3.3.8 CPU
Глава 4 RISC_CPU RTL Class Design and Simulation
4.1 Процесс проектирования RISC_CPU
4.2 Инструменты компиляции и моделирования RTL
4.3 Дизайн и симуляция класса RTL
4.3.1 Дизайн селектора
4.3.2 Программный счетчик
4.3.3 Дизайн реестра директоров
4.3.4 Конструкция арифметической логики
4.3.5 дизайн памяти
4.3.6 Разница между блокированием назначения и неблокирующего назначения при разработке логики времени
1.1 ASIC Concept
1.2 Метод проектирования ASIC
1.3 Процесс проектирования ASIC
1.3.1 Анализ требований проектирования
1.3.2 Конструкция и проверка модуля
1.3.3 Логический синтез и проверка
1.3.4 дизайн макета
1.3.5 Извлечение параметров и анализ статического времени
1.3.6 Физическая проверка
1.4 Инструмент проектирования интегрированной цепи
1.4.1 Введение в компанию EDA
1.4.2 Инструменты, используемые на каждом этапе процесса проектирования
1.5 Полная архитектура книги
Глава 2 VERILOG HADL Основная и экспериментальная среда
2.1.
2.1.1. Основы грамматики Verilog HDL
2.1.2 Verilog HDL -модуль дизайн
2.1.3 Метод моделирования программы тестовой программы Verilog HDL
2.1.4 Навыки письма Verilog HDL
2.2 Операционная среда инструмента ASIC Design
2.2.1 Структура композиции Linux
2.2.2 Настройки переменной среды
2.2.3 Команды, связанные с Linux
Глава 3 Центральный процессор
3.1 Обзор процессора
3.2 Система инструкций процессора
3.2.1 Основной формат инструкций
3.2.2 Классификация инструкций
3.2.3 Метод адреса
3.2.4 Цикл инструкций
3.3 Реализация функции процессора
3.3.1 память
3.3.2 Программный счетчик
3.3.3 Регистр инструкций
3.3.4.
3.3.5 Арифметическая логическая единица
3.3.6 Cumulator
3.3.7 Контроллер состояния
3.3.8 CPU
Глава 4 RISC_CPU RTL Class Design and Simulation
4.1 Процесс проектирования RISC_CPU
4.2 Инструменты компиляции и моделирования RTL
4.3 Дизайн и симуляция класса RTL
4.3.1 Дизайн селектора
4.3.2 Программный счетчик
4.3.3 Дизайн реестра директоров
4.3.4 Конструкция арифметической логики
4.3.5 дизайн памяти
4.3.6 Разница между блокированием назначения и неблокирующего назначения при разработке логики времени
......

Основная информация
| наименование товара: | Теория и практика дизайна ASIC (RTL Verification Extrabless and Design Design Высшая школа | формат: | |
| Автор: | Редактор: Лю Вэнь | Количество страниц: | 158 |
| Цены: | 45 | Опубликованная дата: | 2019-04-01 |
| Номер ISBN: | 9787115507679 | Время печати: | 2019-04-01 |
| Издательство: | Народные сообщения и телекоммуникации | Версия: | 1 |
| Типы продукта: | книги | Индийский: | 1 |

Цвет страница:
