8 (905) 200-03-37 Владивосток
с 09:00 до 19:00
CHN - 1.14 руб. Сайт - 21.13 руб.

Подлинное Руководство по проектированию системы обработки цифровых сигналов Xilinx FPGA от HDL, Simulink to HLS реализует промышленные сельскохозяйственные технологии Электронная схема Электронная связь Электронная коммуникация Электронная промышленность издательство

Цена: 2 185руб.    (¥103.4)
Артикул: 586744654311

Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.

Этот товар на Таобао Описание товара
Продавец:山东书虫图书专营店
Адрес:Шаньдун
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥22.9484руб.
¥67.51 427руб.
¥48.51 025руб.
¥ 128.4 561 184руб.
  • Информация о товаре
  • Фотографии


Параметры продукта

Xilinx FPGA Digital Signal System Руководство по проектированию системы: от HDL, Simulink to HLS Реализация
      Ценообразование188.00
ИздательЭлектронная промышленная пресса
Издание1
Опубликованная датаЯнварь 2019 года
формат16
авторХебин
УкраситьПлатформный порядок
Количество страниц
Число слов
Кодирование ISBN9787121347474
масса1416

Оглавление


Глава 1 Теоретическая база обработки сигнала 
11 Определение сигнала и классификация 
12 Увеличение сигнала и ослабление 
13 искажение сигнала и измерение 
131 Искажение усилителя 
132 Гармоническое искажение сигнала 
133 Harmonic Disolatable измерения 
14 шум и его метод лечения 
14 噪 1 Определение и представление шума 
14 固 2 Уровень внутреннего шума 
14 噪 3 Цепь шума/искажения 
144. Определение и представление отношения сигнала и шума 
1 45 Метод извлечения сигнала 
15 Аналоговый сигнал и его метод обработки 
151 моделирование обработки сигнала ввода/вывода 
152. Обработка сигнала связи моделирования 
16 Ключевые проблемы обработки цифровых сигналов 
161 Структура системы цифровой обработки сигналов 
162 метод кондиционирования сигнала 
163 модуля преобразователя АЦП и количественного эффекта 
164 Модель преобразователя (DAC) и реконструкции сигнала 
165SFDR определение и измерение 
17 Метод обработки программного обеспечения для передачи сигналов связи 
171 Определение программного обеспечения 
172 2 -йчастотная программная радиопроизводство 
173 Channelization 
1 74. 
175SR Технология отбора проб 
176 Прямая конверсия частоты цифровых инверторов 
177 Решение о неудачной выборке ремня 
Глава 2 Метод реализации обработки цифровых сигналов 
21 Концепция технологии обработки цифровых сигналов 
211 Разработка технологий цифровой сигналов. 
212 Классификация алгоритма обработки цифровых сигналов 
213 Метод реализации цифровой обработки сигналов 
22 Метод обработки цифровых сигналов на основе DSP 
221DSP Структура и сборочная линия 
2 22DSP работает код и производительность 
23 Метод реализации, основанный на обработке цифровых сигналов FPGA 
231FPGA Принцип 
232FPGA логические ресурсы 
233FPGA для реализации преимуществ обработки цифровых сигналов 
234fpga's Zui New Development 
24FPGA выполняет некоторые ключевые проблемы обработки цифровых сигналов 
241 Ключевой путь 
242 Сборка 
24 延 3 задержка 
244 плюс магия 
24 乘 5 инструмент умножения 
246 Параллельно/серийный 
24 溢 7 переполненное лечение 
25 Трудности и методы обработки сигналов с высокой производительности 
251 Цели дизайна 
252 Реализация стоимости 
253 Оптимизация проектирования 
Глава 3 Экспресс и вычисление значения числа 
31 Наш метод целочисленного представления 
311 двоичный исходный код формат 
312 Формат двоичного кода обратного 
313 двоичный дополнительный код формат 
32 Описание HDL Integer Plus метод 
321 Описание HDL USIGNED INTEGER PLUS расчеты 
322 Описание HDL с символическим целым числом плюс операция 
33 Описание HDL целочисленного вычитания 
331 Описание HDL не знаковой целочисленной операции вычитания 
332 Описание HDL Символа целого числа операции вычитания 
34 HDL Описание операции целочисленного умножения 
341 Описание HDL не знакового целочисленного умножения 
342 HDL Описание операции умножения интеграции символов 
35 Описание HDL интеграции интеграции 
351 Описание HDL метода удаления целочисленного целого числа 
352 HDL Описание символических дивидендов целого числа 
36 Способ выразить номер точки 
361 Формат фиксированного номера точки 
362 фиксированная количественная оценка точке 
363 Лечение лучше 
364 Десятичная секция отключена 
365 5 различных репрезентативных методов——Trounding 
366 Описание HDL Библиотека фиксированной операции. 
37 Описание HDL с фиксированной точкой плюс операция метода 
371 Описание HDL без знаки фиксированной точки плюс расчет 
372 HDL Описание фиксированного символа -точка плюс операция 
38 Описание HDL фиксированной операции вычитания точки 
381 Описание HDL без знака фиксированной -точка вычитания 
382 HDL Описание символа фиксированной операции вычитания. 
39 Описание HDL фиксированной операции умножения. 
391 Описание HDL не знака фиксированной -точка умножения 
392 HDL Описание символа фиксированной операции умножения. 
310 HDL Описание метода фиксированной точки деления 
310 无 1 Не -символизированное фиксированное описание HDL -точки 
310 有 2 HDL Описание Символа Фиксированного метода расчета точков 
311 Способ показать номер плавающей запятой 
311 1 Формат плавучих точечных чисел 
311 2 Короткий индекс значения номера плавающей запятой 
312 Описание HDL с плавающей точкой. 
312 单 1 HDL Описание единой точки точки с плавающей точкой плюс расчет 
312 单 2 
312 单 3 Описание HDL однозначной операции умножения с плавающей темой 
312 单 4 Описание HDL единого метода расчета с плавающей запятой. 
Глава 4 Базовый процесс на основе обработки цифровых сигналов FPGA 
41FPGA модуль модели модели 
411xilinx Blockset 
412xilinx ссылочный блоксет 
42 Настройка среды генератора системы 
43 Конструкция и реализация модели обработки сигналов 
431 Конструкция модели сигнала 
432 Настройки параметров модели 
433 модели модели обработки сигнала 
434. Создание модели подсистемы 
435 модели генерации кода HDL 
436 Откройте файл дизайна генерации и смоделировать 
437 Конфигурация и реализация совместной моделирования 
438 генерировать IP Core 
44 Скомпилируйте Matlab To FPGA 
Принцип дизайна модели 441 
442. 
443 Моделирование системной модели 
45 Высокий обзор HLS HLS HOLS HLS 
451HLS функции 
452 планирование и привязка 
453 Извлечение логики управления и порта ввода/вывода 
46 Используйте HLS для реализации двух операций умножения матрицы 
461 модель умножения проектирования матрицы 
46 添 2 добавить C -тестовый файл 
463 Проект эксплуатации и отладки C 
464 Дизайн комплексный 
465 Просмотр сгенерированной диаграммы обработки данных 
466 О моделировании уровня RTL проекта RTL 
467 Оптимизация дизайна 
468 Оптимизированный дизайн выполняет моделирование уровня RTL 
47 Конструкция модели DSP на основе композитора модели 
471Model Composer Tools Обзор инструментов 
472 Открыть инструмент композитора модели 
473 Создать модель модели операции матрицы 
474 Модифицируйте параметры модуля в дизайне 
475 выполнить моделирование и проанализировать результаты 
476 Вывод 
48 Import C/C код в композиторе модели в качестве пользовательского модуля 
481 код C -код 
482 импортируйте код в модель композитора 
483 Добавьте пользовательскую библиотеку в браузер библиотеки 
Базовая теория и метод реализации FPGA цифровой обработки сигналов 
Глава 5 Принцип и реализация алгоритма кордика 
51Cordic Algorithm Принцип 
51 圆 1 круглое вращение системы координат 
512 ГОДОВАНИЕ СИСТЕМА СИСТЕМЫ 
513 Вращение системы координат двойной координат 
514Cordic Algorithm Общее выражение 
52Cordic Cycle и нециркулирующие структурные аппаратные принципы реализации 
521 Принцип и метод реализации структуры кровообращения 
522 Принцип реализации Cordic нециркулирующей структуры 
523. Реализация нециркулирующей конструкции строительной линии Cordic 
Расчет 53 векторной амплитуды 
54Cordic Анализ производительности алгоритма 
54 迭 1 Влияние количества итераций на точность 
542 Формирование общей ошибки количественной оценки 
543 Анализ приблизительных ошибок 
54 舍 4 Анализ ошибки Sovenings 
545 Оценка оценки достоверности DEFF 
546 прогнозирование и моделирование 
Метод принципа и реализации 55 -акцидового алгоритма 
551Cordic Algorithm Convergence 
552cordic Magnote Map Mapping 
553 векторный режим итерационной реализации кордика 
554 режим вращения итерации кордика 
56cordic подсистема дизайн 
561Cordic Unit Design 
562 параметризация кордикальной единицы 
56 旋 3 Реализация калибровки после вращения 
56 旋 4 вращаю квадрант и картирование 
57 Проектирование арифметических функций системы круглых координат 
571 в любом случае 
572 Реализация синуса и строк 
573 Расчет векторной амплитуды 
58. Реализация Cordic технологии сборок 
581 с реализацией параллельного массива сборочных линий 
58 串 2 серийная структура 
583 Сравнение параллельной и серийной реализации 
59 Исследования по спецификации значения 
591Cordic Vector Amplitude: Задача проектирования 
59 验 2 Точность расчета проверки 
Глава 6 Принцип и реализация дискретного преобразования Фурье 
61 Анализ сигнала аналогового цикла—— уровень Фурье 
62 Анализ аналого -не -циклического сигнала—&Mdash; трансформация Фурье 
63 Анализ дискретных последовательностей—— 
631 Дискретная производная преобразования Фурье 
63 频 2 частотная дискретная деривация 
633dft Effect 
64 Короткое преобразование Фурье Фурье 
65 Расчет дискретного преобразования Фурье 
66 Модель реализации дискретного алгоритма Фурье 
661 Анализ метода реализации множественного числа умножений 
662 Анализ метода реализации множественного числа плюс метод 
663 Операционный дизайн 
Глава 7 Принцип и реализация преобразования Фурье 
71 Разработка быстрой трансформации Фурье 
72danielson-Lanczos Теория 
73 Основание 2 Алгоритм FFT, выбранное временем 
74 Алгоритм Основания 2 ФФТ, выбранные на частоте 
75COOLEY-TUCKEY ALGORITHM 
Алгоритм FFT 76 Base 4 и Base 8 
77fft Расчет 
78 Анализ БПФ на основе MATLAB 
79 Модель дизайна и реализация FFT на основе модели 
710 Реализация FFT на основе IP Core 
710 1 Модель анализа спектра конструкции 
710 配 2 Параметр модели конфигурации 
710 设 3 Настройка параметров моделирования 
710 运 4 Результаты моделирования работы и анализа 
711 Моделирование и реализацию БПФ на основе C и HLS 
711 创 1 Создайте новый дизайн -проект 
711 创 2 Создание исходного файла 
711 设计 3 проектирование всеобъемлющее 
711 创 4 Создание тестовых файлов моделирования 
711 运 5 Запуск координационного моделирования 
711 6 Добавить команду трубопровода 
711 7 Добавить команду array_partition 
Глава 8 Принцип и реализация дискретных изменений строки 
81DCT Определение 
Взаимосвязь между 8 2DCT-2 и DFT 
83DCT приложение 
84 два -мерный DCT 
841 Двухмерный принцип DCT 
842 Двухмерное описание алгоритма DCT 
85 двухмерная реализация DCT 
851 создать новый дизайн -проект 
852 создать исходный файл 
853 Дизайн комплексный 
854 Создать файл тестирования моделирования 
855 Операционное совместное моделирование 
85 添 6 Добавить команду трубопровода 
857 Модифицируйте команду трубопровода 
85 添 8 Добавить команду разделения 
85 添 9 Добавить команду DATAFLOW 
8510 Добавить встроенную команду 
8511 Добавить команду RESHAPE 
8512 изменить команду RESHAPE 
Глава 9 Принципы и реализация FIR -фильтра и IIR -фильтра 
91 Симуляционный фильтр для преобразования цифрового фильтра 
911 Уравнение микро -дивизиона аналогично 
912 двойной линейный обмен 
92 Классификация и применение цифрового фильтра 
93 Принципы и структуры фильтра. 
931FIR Характеристики фильтра 
932FIR Правила проектирования фильтра 
94IIR -принципы фильтра и структура 
Принцип 941IIR -фильтра 
942iir модель фильтра 
J -domain -анализ 943iir фильтра 
944iir Фильтр и стабильность фильтра 
95DA FIR Filter Design 
951DA PIR PIRCENCE PRINCIPLE 
952 Дизайн модуля реестра смещения 
953 Найти дизайн табличного модуля 
954 Найдите дизайн модуля таблицы плюс модуль 
95 缩 5 вокруг дизайна доли увеличения плюс магический модуль 
956DA FIR Filter Complete Design 
96MAC FIR Filter Design 
962112&Раз; 8 конструкция модуля умножения и аккумулятора 
962. 
963 Дизайн модуля генератора адресов 
964 Дизайн полного фильтра FIR Mac FIR 
Дизайн 97FIR Compiler Filter 
971 генерировать коэффициент коэффициента фильтра FIR 
972 моделирование модели FIR -фильтра 
97 仿 3 модели моделирования FIR Filter 
974 Модифицируйте модель FIR -фильтра 
975 модель FIR -фильтра после моделирования моделирования 
98HLS FIR Filter Design 
981 Принцип дизайна 
982 Дизайн FIR Filter 
983 Моделирование и проверка 
984 Дизайн комплексный 
985 Оптимизация дизайна 
Симуляция в среде 98 6VIVADO 
Глава 1 Принцип и реализация диаграммы потока сигнала RE -типа 
101 в основном отображается вся информация диаграммы потока сигнала


Введение

В этой книге используются три угла из языка описания аппаратного обеспечения (VHDL и Verilog HDL), модель модели модели в среде Simulink и дизайн программы C/C в комплексном инструменте Xilinx High Ji.Содержание книги охватывает основное теоретическое знание обработки цифровых сигналов, которая содержит универсальную обработку цифровых сигналов, обработку цифровых сигналов и цифровую обработку изображений.В книге есть 5 глав книги. и другие общие цифровые фильтры; и динамичное видео сшивания.