Цифровой цепь и логический дизайн
Цена: 725руб. (¥34.3)
Артикул: 44817376919
Доставка по Китаю (НЕ включена в цену):
127 руб. (¥6)
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товараПродавец:当当网官方旗舰店
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥63.41 340руб.
¥61.91 308руб.
¥38.5814руб.
¥61.31 296руб.
1. Главной особенностью этой книги является то, что фокус знаний каждой главы вынесен на предыдущие разделы, что помогает учащимся различать важные и трудные моменты.
2. В этой книге основное внимание уделяется обобщению практического опыта преподавания автора за последние годы, а также реформе учебных программ курсов сжатых цифровых схем и курсов по проектированию логики, произошедших в последние годы.Ключевое содержание помещается в начале каждой главы и удаляется объяснение устройств в процессе исторической эволюции.
3. В этой книге особое внимание уделяется интеграции теории с практикой.В книге определенное количество схемных примеров систематизировано по-разному и тесно увязано с упражнениями с целью повышения обучающего эффекта.
Основная информация
Глава 1. Система счисления и система кодов
1.1 Обзор
1.2 Несколько часто используемых кодов
1.2.1 Десятичная система
1.2.2 Бинарный
1.2.3 Восьмеричная система
1.2.4 Шестнадцатеричный
1.3 Преобразование между различными базовыми системами
1.3.1 Преобразование двоичных чисел в десятичные числа
1.3.2 Преобразование десятичных чисел в двоичные числа
1.3.3 Восьмеричная, шестнадцатеричная и двоичная системы
Взаимное преобразование
1.4 Двоичные арифметические операции
1.4.1 Характеристики бинарных арифметических операций
1.4.2 Исходный код, дополнительный код, дополнительный код и дополнительный код
Рассчитать
1.5 Несколько часто используемых кодов
1.5.1 Двоично-десятичное кодирование
1.5.2 Кодирование надежности
1.5.3 Код символа
краткое содержание главы
упражнение
Глава 2 Логика Алгебра База
2.1 Три основные операции логической алгебры
2.1.1 Проблемы логической алгебры
2.1.2 Основные логические операции
2.1.3 Несколько часто используемых логических операций
2.2 Основные законы и общие формулы логической алгебры
2.2.1 Основные законы
2.2.2 Часто используемые формулы
2.3 Основные правила логической алгебры
2.3.1 Правила замены
2.3.2 Правила инверсии
2.3.3 Правила двойственности
2.4 Логические функции и методы их представления
2.4.1 Понятие логической функции
2.4.2 Метод представления логической функции
2.4.3 Преобразование между тремя методами представления
2.4.4 Стандартные формы логических функций
2.5 Формы выражения логических функций и
его трансформация
2.6 Упрощение логических функций
2.6.1 Сформулирование краткого метода
2.6.2 Кано -графический упрощенный метод
2.7 Логические функции с нерелевантными членами и
его упрощение
2.7.1 Ограничения, произвольные термины и логика
посторонние термины в функциональных выражениях
краткое содержание главы
упражнение
Глава 3. Схема ворот.
3.1 Обзор
3.2. Коммутационные характеристики полупроводниковых ламп.
3.2.1 Характеристики переключения кристаллических диодов
3.2.2 Характеристики переключения транзистора
3.2.3 Характеристики переключения МОП-лампы
3.3 Схема дискретного компонента с логическим элементом
3.3.1 Схема логического элемента И
3.3.2 Схема логического элемента ИЛИ
3.3.3 Схема НЕ-затвора
3.3.4 Схема логического элемента И-НЕ
3.3.5 Схема вентиля ИЛИ-НЕ
3.4 TTL -дверная цепь
3.4.1 Структура схемы ТТЛ-инвертора и
Принцип работы
3.4.2 Электрические характеристики ТТЛ-инвертора
3.4.3 Другие типы схем ТТЛ-затвора
3.4.4 Серия усовершенствований ТТЛ-схемы
3.4.5 ECL и I2L
3.5 Схема затвора КМОП
3.5.1 Схемы PMOS и NMOS
3.5.2 Структура схемы КМОП-инвертора и
Принцип работы
3.5.3 Электрические характеристики КМОП-инвертора
3.5.4 Другие типы схем КМОП-затворов
3.5.5 Схема БиКМОП
3.5.6 Схема логического элемента КМОП
Технические параметры
3.6 Правильное использование цифровых интегральных схем
3.6.1 Правильное использование схемы ТТЛ
3.6.2 Правильное использование КМОП-схем
3.7 Схема ТТЛ и схема КМОП
интерфейс
3.8 Схема интерфейса при нагрузке схемы затвора
3.8.1 Прямой привод с затворной схемой
Отображение устройства
3.8.2 Электромеханический интерфейс нагрузки
краткое содержание главы
упражнение
Глава 4 Комбинированный логический круг
4.1 Обзор
4.2 Анализ комбинационных логических схем
4.3 Часто используемые комбинационные логические устройства
4.3.1 Кодер
4.3.2 Декодер
4.3.3 Селектор данных
4.3.4 Сумматор
4.3.5 Числовой компаратор
4.4 Методы проектирования комбинационных логических схем
4.4.1 Метод проектирования комбинационной логической схемы
4.4.2 Проектирование комбинационных логических схем с использованием SSI
4.4.3 Использование MSI для проектирования комбинационных логических схем
4.5 Конкурентные риски в комбинационных логических схемах
краткое содержание главы
упражнение
Глава 5 Триггеры
5.1 Обзор
5.2 Основные триггеры
5.2.1 Базовый SR, состоящий из вентиля И-НЕ
курок
5.2.2 Базовый SR, состоящий из вентиля ИЛИ-НЕ
курок
5.3 Триггер тактового уровня
5.3.1 SR-триггер, запускаемый по уровню
5.3.2 D-триггер, запускаемый по уровню
5.3.3 JK-триггер, запускаемый по уровню
5.3.4 Т-триггер, запускаемый по уровню
5.3.5 Феномен кувырка уровня триггера
5.4 Триггер «главный-подчиненный»
5.4.1 Триггер SR главный-подчиненный
5.4.2 Главный-ведомый триггер JK
5.5 Триггер по фронту
5.5.1 Триггер Edge D
5.5.2 Симметричная блокировка обслуживания SR
курок
5.6 Динамические характеристики шлепанцев
5.6.1 Базовый SR-триггер (или
защелка)
5.6.2 Синхронный триггер SR с запуском по уровню
Динамические характеристики
5.6.3 Динамические характеристики триггеров «ведущий-подчиненный»
5.6.4 Сохранение динамики блокирующих триггеров
характеристика
краткое содержание главы
упражнение
Глава 6 Схема логики времени
6.1 Обзор
6.1.1 Структура последовательной логической схемы
6.1.2 Описать логические функции последовательных схем.
функция
6.1.3 Классификация последовательных цепей
6.2 Методы анализа последовательных цепей
6.2.1 Синхронные последовательные логические схемы
Аналитический метод
6.2.2 Асинхронные последовательные логические схемы
Анализ
6.3 Часто используемые последовательные логические схемы и приложения
6.3.1 Регистры и сдвиговые регистры
6.3.2 Счетчик
6.3.3 Часто используемые последовательные логические схемы
приложение
6.4 Метод проектирования схемы логики ГРМ
6.4.1 Синхронные последовательные логические схемы
Метод проектирования
6.4.2 Самозапуск последовательных логических схем
Дизайн
6.5 Асинхронные последовательные логические схемы
Метод проектирования
краткое содержание главы
упражнение
Глава 7. Большие интегральные схемы.
7.1 Обзор
7.2 Постоянное запоминающее устройство ПЗУ
7.2.1 Структура и принцип работы ПЗУ
7.2.2 Классификация ПЗУ
7.2.3 Применение ПЗУ
7.3 Оперативная память ОЗУ
7.3.1 Структура и принцип работы оперативной памяти
7.3.2 Оперативная память
7.3.3 Встроенная оперативная память
7.4 Обзор программируемых логических устройств
7.4.1 Разработка программируемых логических устройств
7.4.2 Классификация программируемых логических устройств
7.4.3 Основные методы реализации программируемости
7.5 Простые программируемые логические устройства
7.5.1 Простые программируемые логические устройства
Характеристики структуры массива
7.5.2 Общее логическое устройство массива GAL
структура
7.6 Сложное программируемое логическое устройство CPLD
7.7 Программируемая вентильная матрица FPGA
7.7.1 Производительность и базовая структура FPGA
7.7.2 Встроенный массив (EAB) и
Блок логической матрицы (LAB)
7.7.3 Логический блок (LE), быстрая полоса
Модуль межсоединения и ввода-вывода (IOE)
7.8 Программирование CPLD и FPGA и
Конфигурация
7.9 Проектирование и внедрение малых цифровых систем
7.9.1 Шесть уровней проектирования цифровых систем
7.9.2 EDA с использованием FPGA/CPLD
Процесс развития
краткое содержание главы
упражнение
Глава 8. Введение в языки описания аппаратного обеспечения.
8.1 Обзор языка описания оборудования (HDL)
8.2 Программа языка описания аппаратного обеспечения Verilog HDL
Базовая структура
8.2.1 Модули языковой программы Verilog
8.2.2 Несколько основных логических функций
Описать метод
8.3 Элементы языка Verilog HDL
8.3.1 Идентификаторы
8.3.2 Ключевые слова
8.3.3 Формат
8.3.4 Комментарии
8.3.5 Числа и строки
8.3.6 Типы данных
8.3.7 Параметры
8.3.8 Операторы и выражения
8.4 Операторы Verilog HDL
8.4.1 Заявление о назначении
8.4.2 Условные операторы
8.4.3 Оператор цикла
8.4.4 Процедурные утверждения
8.5 Системные задачи и системные функции
8.5.1 Задача
8.5.2 Функция
8.6 Описание с использованием Verilog HDL
Примеры логических схем
краткое содержание главы
упражнение
Глава 9 Цифровые в анализ и аналоговые конвертеры
9.1 Обзор
9.2 Цифро-аналоговый преобразователь
9.2.1 Сетевой цифро-аналоговый преобразователь с взвешенными резисторами
9.2.2 Инвертированная Т-образная резисторная цепь Ц/А
конвертер
9.2.3 Цифро-аналоговый преобразователь с взвешенным током
9.2.4 Встроенный цифро-аналоговый преобразователь
A/D7524
9.2.5 Точность преобразования цифро-аналогового преобразователя и
Скорость конверсии
9.3 Аналого-цифровой преобразователь
......
В этой книге в основном представлены основные методы анализа и методы проектирования цифровых схем, а также методы проектирования программной платформы и языка описания аппаратного обеспечения для проектирования схем с использованием программируемых логических устройств. Основное содержание включает систему счисления и систему кодов, основы логической алгебры, схемы логических вентилей, анализ и проектирование комбинационных логических схем, приложения комбинационных логических устройств среднего масштаба, триггеры, анализ и проектирование последовательных логических схем, широко используемые последовательные интегральные устройства, таймеры 555 и мультивибраторы, полупроводниковые устройства памяти и программируемые устройства, язык описания аппаратного обеспечения для цифро-аналогового и аналого-цифрового преобразования.
Эта книга написана лаконичным языком, от более поверхностного к более глубокому; Главы расположены в разумном порядке, и для справки доступно большое количество примеров дизайна, что способствует обучению и самообучению.
Данная книга может быть использована как учебное пособие по различным специальностям электронной информации в колледжах и университетах, а также как справочник для профильного инженерно-технического персонала.
Ян Юнцзянь занимается исследованиями и разработкой приложений для компьютерных сетей и программного обеспечения с 1991 года, в основном, включая исследования в области мобильной связи и ключевых бизнес-технологий; исследование и демонстрация ключевых технологий Интернета вещей; разработка платформ и ключевых продуктов беспроводной мобильной связи нового поколения; теория и программные технологии управления интеллектуальными сетями;ключевые технологии для сетей следующего поколения с IP в качестве ядра и т. д. Опубликованы «Технологии EDA/SOPC на основе FPGA и VHDL», «Цифровые*» и «Управление базами данных Oracle, разработка и практика».