[Все 2 тома] Фундамент и применение дизайна аппаратной схемы искусственного интеллекта+проектирование аппаратных цепи и электронный процесс Фонд 2 -е издание с нулевым курсом электронных технологий Дизайн Электронный дизайн автоматизация ОК разработка разработки
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товара
| [Все 2 тома] Фундамент и применение проектирования аппаратного схемы искусственного интеллекта+проектирование аппаратных цепи и электронный процесс Фонд (2 -е издание) -Слог базовый дизайн курса электронных технологий. | ||
 | Ценообразование | 245.50 |
| Кодирование ISBN | 9787121430350 | |
| Основной дизайн и применение проектирования аппаратного схемы искусственного интеллекта | ||
 | Ценообразование | 198.00 |
| Издатель | Электронная промышленная пресса | |
| Опубликованная дата | Март 2022 года | |
| формат | 16 | |
| автор | Liao yongbo | |
| Количество страниц | ||
| Кодирование ISBN | 9787121430350 | |
Введение
Благодаря быстрому развитию науки и техники искусственный интеллект применяется к различным областям в жизни, внося огромные изменения в жизнь людей и способствуя развитию и прогрессу общества.В академике искусственный интеллект можно разделить на программный рисунок искусственный интеллект и аппаратный искусственный интеллект в соответствии с реализацией реализации.Программное обеспечение Artificial Intelligence - это более сложный алгоритм искусственного интеллекта и архитектура на существующих аппаратных платформах, и большинство из них являются SOC в качестве аппаратной платформы.Аппаратный искусственный интеллект - это схема простых и обычно используемых алгоритмов искусственного интеллекта, и в основном существует в SOC в виде аппаратных ускорителей, дополняющих программное обеспечение для повышения общей эффективности работы.Но в окончательном анализе как программное, так и аппаратное реализация неотделимы от проектирования аппаратного обеспечения и разработки SOC.В этой книге «Фундамент и применение дизайна аппаратного интеллекта искусственного интеллекта». Для разработки цифрового дизайна фронта в дизайне аппаратного обеспечения он фокусируется на представлении знаний о цифровом фронте в процессе электронного дизайна и дизайна SOC и Разработка, включая технологию VHDL, технологию Verilog и технологии HLS.В то же время широко используемые модули в SOC подробно объясняются как экземпляр приложения.
об авторе
Ляо Юнбо, доцент кафедры Электронной науки и техники.Доктор философии, бакалавриат, Университет электронной науки и техники, магистр университета Ланчжоу.Отправляйтесь в Австралийский университет науки и технологий и Университет науки и технологии Квинсленда, ИМЕК Бельгии и Университет Канзаса, Соединенные Штаты.Он служит заместителем секретаря, генерал, провинции Сичуань, секретарь -генерал Специального комитета EDA Сичуаньского общества электроники; IEEE -рецензент и председатель множественных отделений международных конференций.Он был удостоен награды Китайского общества Электроники Advanced Wordings, Седьмой студент -студент, интегрированный дизайн инноваций в инновациях?"Интегрированная инженерная стажировка У него глубокое понимание системы, дизайна микропроцессора, программного и аппаратного совместного дизайна.
Оглавление
Часть 1 Технология VHDL
Глава 1 Структура программы VHDL002
1.1 Коллекция библиотеки и сумки002
1.1.1 Библиотека002
1.1.2 Набор пакетов004
1.1.3 Заявление библиотеки и набора пакетов008
1.2 Сущность, структура и конфигурация09
1.2.1 сущность010
1.2.2 Конструктор011
1.2.3 Конфигурация013
1.3 Упражнение после класса013
Глава 2 Правила языка VHDL014
2.1 Постоянный, сигнал и переменная015
2.1.1 постоянный015
2.1.2 Сигнал015
2.1.3 Оператор назначения сигнала016
2.1.4 переменная018
2.1.5 Оператор назначения переменной018
2.1.6 Сравните сигнал и переменные020
2.2 тип данных020
2.2.1 Скалярное тип020
2.2.2 Композит025
2.2.3 Доступ029
2.2.4 тип файла032
2.2.5 Тип защиты033
2.3 Оператор операции и атрибут035
2.3.1 Операционный оператор035
2.3.2 Свойства042
2.3.3 Универсальный атрибут052
2.4 Упражнение после класса053
Глава 3 Основное описание основного описания VHDL054
3.1 Последовательное утверждение054
3.1.1 если заявление054
3.1.2 Заявление о случае056
3.1.3 Сравните, если оператор и оператор CASE057
3.1.4 Ожидание заявления060
3.1.5 Заявление петли061
3.1.6 нулевое заявление064
3.2 Параллельное заявление064
3.2.1 Заявление процесса065
3.2.2 оператор блока067
3.2.3 генерировать оператор069
3.2.4 Компонент создал оператор072
3.3 Субпрограмма076
3.3.1 функция077
3.3.2 процесс080
3.4 Упражнение после класса084
Глава 4 Конструкция комбинированной логики VHDL085
4.1 4-16 Декодер085
4.2 8 -bit 4 входной репликацию с тремя государственными выводами089
4.3 16 -бит смены ствола091
4.4 Упражнение после класса096
Глава 5 Конструкция схемы схемы логики времени VHDL097
5.1 Moom 10 счетчик с асинхронным очисткой конец097
5.2 4 Регистры смещения с синхронным клиренсом099
5.3 Многоэтапный выходной частотный сплиттер101
5.4 Упражнение после класса104
Глава 6 Дизайн статуса VHDL105
6.1 Основной компонент государственной машины106
6.2 Пример проектирования машины штата107
6.2.1 Скручивание счетчиков модели 10 с синхронной очисткой и нагрузкой107
6.2.2 Детектор последовательности с асинхронным отступлением110
6.3 Упражнение после класса112
Глава 7 Пример дизайна VHDL113
часть 2 Verilog Technology
Глава 8 Verilog программная структура129
8.1 Определение портала и описание ввода/вывода модуля131
8.1.1 Определение модульного порта131
8.1.2 Ввод/Вывод (ввод/O) Описание132
8.2 Определение типа данных133
8.3 Описание функции133
8.3.1 Оператор непрерывного присвоения (назначить)133
8.3.2 Процесс (Allway)133
8.3.3 Компонент134
8.4 Упражнение после класса134
Глава 9 Verilog Language Rules135
9.1 Номер и строка135
9.1.1 число135
9.1.2 Нить136
9.2 тип данных137
9.2.1 Коллекция стоимости138
9.2.2 сеть138
9.2.3 переменная141
9.2.4 вектор143
9.2.5 сила144
9.2.6 Множество144
9.2.7 постоянный145
9.2.8 Пространства имен146
9.3 оператор147
9.3.1 Арифметический оператор149
9.3.2 Логические операторы150
9.3.3 Оператор отношений150
9.3.4 Равный компьютер150
9.3.5 Бит оператор150
9.3.6 Оператор капитала152
9.3.7 Оператор смены152
9.3.8 Условный оператор153
9.3.9 Оператор подключения и копирования153
9.4 Свойства153
9.5 Упражнение после класса155
Глава 10 Основное описание описания Verilog156
10.1 оператор присваивания156
10.1.1 Последствия156
10.1.2 Назначение процесса157
10.1.3 Процесс непрерывного назначения158
10.1.4 Объект назначения160
10.1.5 Обструкция и не -блокировка161
10.2 если заявление162
10.3 Заявление о случае163
10.4 Заявление петли165
10.5 Контроль времени166
10.5.1 Контроль задержки167
10.5.2 Контроль событий167
10.5.3 Внутреннее управление временем назначения169
10.6 кусок170
10.6.1 Последовательный блок170
10.6.2 Параллельный блок171
10.7 Структурированный процесс172
10.7.1 начальная структура172
10.7.2 всегда структура173
10.7.3 Структура задачи173
10.7.4 Функциональная структура176
10.7.5 Разница между задачами и функциями179
10.8 Упражнение после класса179
Глава 11 Verilog Комбинированная логическая конструкция схемы180
11.1 4-16 Декодер180
11.2 8 -bit 4 входной репликацию с тремя государственными выводами183
11.3 16 -бит смены ствола184
11.4 Упражнение после класса189
Глава 12 Verilog Timing Logic Logic Design190
12.1 Moom 10 счетчик с асинхронным очисткой конец190
12.2 4 Регистры смещения с синхронным клиренсом192
12.3 Многоэтапный выходной частотный сплиттер194
12.4 Упражнение после класса196
Глава 13 Verilog Status Machine Design197
13.1 Основной компонент государственной машины198
13.2 Пример проектирования машины штата199
13.2.1 Скручивание счетчиков модели 10 с синхронной очисткой и нагрузкой199
13.2.2 Детектор последовательности с асинхронным отступлением202
13.3 Упражнение после класса204
Глава 14 Пример дизайна Verilog205
14.1 Пример 1 (половина добавлена)205
14.2 Пример 2 (4-2 Encoder)206
14.3 Пример III (приоритетный код)207
14.4 Пример 4 (инструмент умножения)208
14.5 Пример 5 (16 -бит объединен в строковой регистр)209
14.6 Пример 6 (13 раз превышает частоту частоты счетчика строки)211
14.7 Пример VII (13 раз дивизион частоты, состоящий из LFSR)213
14.8 Пример 8 (сигнал дорожного движения)214
14.9 Пример 9 (машина статуса обнаружения символов)219
14.10 Пример 10 (письменные данные IIC-хост)222
14.11 Пример 11 (Данные чтения IIC-хост)226
14.12 Пример 12 (Функция чтения и написания комплексного протокола IIC)230
14.13 Пример XIII (протокол SPI)239
Часть 3 Системный дизайн
Глава 15 Уровень HLS всеобъемлющий246
15.1 Эксперимент 1 Создать проект HLS250
15.1.1 Шаг 1: Создайте новый проект250
15.1.2 Шаг 2: Проверьте исходный код C256
15.1.3 Шаг 3: Уровень всеобъемлющий258
15.1.4 Шаг 4: Проверка RTL260
15.1.5 Шаг 5: Создание IP260
15.2 Эксперимент 2 использует командный интерфейс TCL261
15.2.1 Шаг 1 Создайте файл TCL261
15.2.2 Шаг 2 Выполнить файл TCL263
15.3 Эксперимент 3 использует решение для оптимизации проектирования264
15.3.1 Шаг 1 Создайте новый проект264
15.3.2 Шаг 2 оптимизируйте интерфейс ввода/вывода265
15.3.3 Результаты анализа шага 3269
15.3.4 Шаг 4. Оптимизировать пропускную способность (низкий интервал)270
Глава 16 MIPS Architecture Processor Design273
16.1 Общая конструкция конструкции275
16.1.1 Architecture Architecture Однопроцессорный процессор дизайн канала обработки процессоров276
16.1.2 Определение интерфейса и время интерфейса и т. Д.280
16.2 MIPS Architecture Once -Cycle Design Общее соединение и проверка моделирования282
16.2.1 Схема проверки282
16.2.2 Результаты моделирования и анализ284
16.3 Упражнение после класса295
Глава 17 Проект процессора Architecture RISC-V296
17.1 RISC-V Процессор дизайн297
17.1.1 Общий дизайн процессора297
17.1.2 Возьмите конструкцию схемы пальца298
17.1.3 Директивная конструкция схемы схемы директивного декодирования300
17.1.4 Конструкция фазы схемы выполнения инструкции301
17.1.5 Конструкция схемы схемы доступа к памяти302
17.1.6 Напишите конструкцию фазовой цепи303
17.1.7 Аномальный механизм обработки и прерывания303
17.1.8 Прилегающий механизм взаимодействия305
17.1.9 Введение в смежные инструкции по взаимодействию306
17.1.10 Введение в процесс умножения306
17.2 Проверка Midalization соседнего взаимосвязанного процессора на основе RISC-V308
17.2.1 Строительство платформы симуляции308
17.2.2 План симуляции309
17.2.3 Результаты моделирования и анализ313
17.3 Упражнение после класса316
Часть 4 Целевой тест на основе искусственного интеллекта
Глава 18 MobilenETV1 SSD Обнаружение целевых решений на основе FPGA C5SOC318
18.1 Фоновое введение318
18.1.1 Введение модели SSD318
18.1.2 Введение в Paddle Live319
18.2 Введение320
18.2.1 Функции320
18.2.2 Системный дизайн320
18.2.3 Количественная оценка321
18.2.4 Схема соединения SOC_SYSTEM322
18.2.5 Точка анализа и ключевой технический анализ схем322
18.3 Аппаратный ускоритель введение и моделирование323
18.3.1 Архитектура аппаратного ускорителя общая архитектура323
18.3.2 Сверток схема324
18.3.3 Аппаратный ускоритель захват формы волны328
18.4 Общий анализ результатов ускорения329
18.4.1 Отчет о времени и ресурсах для ускорения оборудования329
18.4.2 Сравнение результатов ускорения и резюме330
18.5 Упражнение после класса332
Часть 5 Приложение
Приложение Методы написания проектов VHDL в соответствии с компонентом дизайна ISE334
| Проектирование аппаратного схемы и электронное процесс Фонд (2 -е издание), сшитая базовые электронные технологии, дизайн курса | ||
 | Ценообразование | 47.50 |
| Издатель | Электронная промышленная пресса | |
| Опубликованная дата | Апрель 2019 года | |
| формат | 16 | |
| автор | Цао Вэнь | |
| Количество страниц | ||
| Кодирование ISBN | 9787121350931 | |
Введение
Эта книга фокусируется на двух ключевых словах, которые фокусируются на «дизайне схемы» и «электронных технологиях». и ввод в эксплуатацию процесса обучения, связанные с знаниями и навыками на местах для достижения цели расширения знаний и улучшения инженерных практических способностей, а также объединить основу для более профессионального обучения.В книге есть 14 глав, которые в основном включают в себя: Введение в электронную конструкцию системы, классификацию, функцию и выбор электронных компонентов, проектирование модуля моделирования цепи, конструкция цифровой цепи, основание проектирования мощности, проектирование цепи и моделирование программного обеспечения, компьютер Вспомогательная схема проектирования печатных плат, процесс обработки и производства печатных плат, сборка компонентов, процесс сварки и сварки, тестирование параметров компонентов, тестирование качества и эквивалентная замена, процесс отладки системы схемы, пример конструкции учебной программы моделирования, пример проектирования цифровой цепи, цепь питания, цепь, Примеры проектирования курса мощности и т. Д.В качестве системы обучения и обучения от теоретической до практики инноваций эта книга образует тесные и дополнительные отношения с базовыми курсами, такими как схема, формование, цифровая мощность и электротехника.В этой книге представлены богатые учебные ресурсы, такие как поддержка электронных программных программ, упражнения, обучение видео и документы для устройств.
об авторе
CAO WEN, Департамент электронного инженера в Школе информационной инженерии, Школа информационной инженерии, Юго -западный университет науки и техники, доцент.Член Сычуанского электронного общества.Долгосрочное обучение комплексного обучения, Фонда электронного дизайна, моделирования электронных технологий, цифровых электронных технологий и других курсов, получили награду «Качество преподавания науки и технологий» Юго -Западного университета.
Оглавление
Глава 1 Электронная система проектирования системы Введение 1
1.1 Основной рабочий процесс электронного дизайна системы 1
1,2 Задачи проектирования баллов, Найти справочные планы, предварительный план проектирования состава 2
1.3 Моделирование единичной цепи и интегрированное моделирование системы 2
1.4 Дизайн схемы схемы 4
1,5 Выбор компонентов 5
1.6 Обработка и изготовление схемы PCB 6
1.7 Сборка, сварка и ввод в эксплуатацию округа 6
1.8 Изменить и обновить оригинальную схему дизайна, организовать и заполнить проектный документ 6
1.9 Обзор учебной программы электронной схемы 6
Упражнение 7
Глава 2 Классификация, функция и выбор электронных компонентов 8
2.1 Классификация компонентов, параметры и упаковка 8
2.1.1 Параметр Номинальное значение компонентов 8
2.1.2 Модель и параметр устройства помечены 9
2.2 Сопротивление 13
2.2.1 Общее сопротивление тип 13
2.2.2 Параметры и выбор сопротивления 15
2.2.3 Серия и параллель сопротивления 16
2.2.4 Погружение 17
2.2.5 Страховая трубка 18
2.2.6 Чувствительное сопротивление 19
2.3 потенциометр 21
2.3.1 Внутренняя структура и принцип работы потенциометра 21
2.3.2 Основная рабочая цепь потенциометра 22
2.3.3 Классификация часто используемых потенциометров 22
2.3.4 Параметры потенциометра и выбора 25
2.4 Конденсатор 27
2.4.1 Функция емкости 28
2.4.2 Общий емкостный тип 28
2.4.3 Параметры и выбор емкости 33
2.4.4 Кандидат и параллель 35 емкости 35
2.5 Индуктор 36
2.5.1 Структура индуктивности 37
2.5.2 Основные параметры индуктивности 40
2.5.3 Кандидат и параллель 41 индуктивности 41
2.5.4 Общая индуктивность 42
2.6 Трансформатор 44
2.6.1 Тип, характеристики и дизайн трансформаторов 44
2.6.2 Параметры трансформатора 44
2.6.3 Классификация трансформатора 45
2.7 Crystal Episode 46
2.7.1 Pastatic Crystal EC
2.7.2 Аффективная кристаллическая вибрация 47
2.7.3 Общая кристаллическая частота 48
2.8 Электрическое вокальное устройство 48
2.8.1 Микрофон 48
2.8.2 Спикер 49
2.8.3 Bee Rich 50
2.9 Полупроводниковая диаграмма 51
2.9.1 Структурный процесс и упаковка двух -тубе 51
2.9.2 Классификация двух -тубе 52
2.9.3 Параметры и выбор 55
2.10 ELAPNGE Две трубка 56
2.10.1 Особенности внешнего вида светодиода 56
2.10.2 Схема светодиодной применения 56
2.11 Троица (двойной транзистор) 57
2.11.1 Общие типы тройных трубок 58
2.11.2 Три -туб
2.11.3 Принципы и меры предосторожности тройных трубок 58
2.12 Полевой эффект Трубка 59
2.12.1 Классификация эффекта трубки 59
2.12.2 Правильное использование MOSFET 59
2.13 Интегрированный чип 59
2.13.1 Базовая классификация и использование обычно используемых интегрированных чипов 60
2.13.2 Правила именования модели интегрированного чипа 60
2.13.3 Пакет и булавки обычно используемых интегрированных чипов 61
2.13.4 Правильное использование интегрированных чипов 62
2.14 Plug -in 63
2.14.1 Бумажная акупунктура и слив 64
2.14.2 Point и Dupont 64
2.14.3 ПЛИКЛ -В проектировании заглушки -IN 65
2.14.4 Integrated Chip Socket 65
2.14.5 Другое часто используемое плагин -in 67
2.15 Переключатель и реле 67
2.15.1 Flip Switch 67
2.15.2 Self -Reset Кнопка 71
2.15.3 Электромагнитная реле 72
2.15.4 МЕХАНИЧЕСКИЙ ДЛИТЕЛЬ И СРЕДКИ ПЕРЕКЛЮЧЕНИЯ 73
Упражнение 75
Глава 3 Модуль моделирования модуля модуля 76
3.1 Типичная структура аналоговой схемы 76
3.2 Integrated Op Amp Foundation 77
3.2.1 Практические методы анализа и этапы интегрированной схемы OP AMP 77
3.2.2 Интегрированный источник питания 77
3.2.3 Интегрированный OP AMP Выход Zero 78
3.2.4 Интегрированный портальный драйвер питание 79
3.3 Конструкция усиления напряжения и конструкции конверсии 79
3.3.1. Такая же пропорциональная схема усилителя операции 79
3.3.2 Схема амплификации обмена 80
3.3.3 Схема усиления пропорциональной операции против фазы 81
3.3.4 Схема усилителя антифазной связи 81
3.3.5 Схема распределения сигналов AC 82
3.3.6 Метод антифазного добавления 82
3.3.7 Закон о дифференциальном измерении 83
3.3.8 Схема усилителя прибора 84
3.3.9 Антифазная объемная цепь 84
3.3.10 Антифазное микро -дидивное цепь 85
3.3.11 Схема обнаружения пика 85
3.3.12.
3.3.13 Схема преобразования текущего напряжения 87
3.3.14 Схема преобразования напряжения 87
3.4 Конструкция схемы сравнения напряжения 88
3.4.1 Сравнение напряжения 88
3.4.2 Сравнение напряжений.
3.4.3 Сравнение напряжения окна 91
3.5 Конструкция схемы усилителя мощности 92
3.5.1 OTL усилитель мощности 92
3.5.2 Усилитель OCL 93
3.5.3 BTL усилитель 94
3.6 Конструкция цепи генератора формы волны 94
3.6.1 Схема колебания синусоидации 94
3.6.2 Прямоугольная волновая цепь 96
3.6.3 Схема колебания ректальной волны-треугольной волны 97
3.7 Конструкция схемы, управляемой кристаллом, 98
3.7.1 Нижний сигнал реализации трубки NPN обратная фаза 98
3.7.2 NPN Троицкий приводной цепь 98
3.7.3 PNP Type Triple -tube Power Late
3,7,4 часа мостового привода 99
3.8 Конструкция цепи активного фильтра 99
3.8.1 Компьютерная вспомогательная конструкция 100 схемы фильтра 100
3.8.2 Low -Tpass Filter Curter (LPF) 102
3.8.3 Пропустить схему фильтра (HPF) 103
3.8.4 Тибетская схема фильтра (BPF) 104
3.8.5.
Упражнение 105
Глава 4 Дизайн цифровой схемы 106
4.1 CMOS Logic Gate 106
4.1.1 Логическая дверная эквивалентная замена и обработка избыточных ног 107
4.1.2 Подъем CMOS Logic Drive Power 108
4.2 Проектирование применения интегрированного комбинированного логического устройства 108
4.2.1 Dinary Decoder 74HC138 108
4.2.2 Дисплей декодер 110
4.2.3 Числовой компаратор 74HC85 112
4.2.4 Устройство выбора данных 74HC151 113
4.3 Конструкция более холодной цепи 114
4.3.1 Синхронный счетчик 74HC160/161 114
4.3.2 Обратный измеритель 74HC192/193 115
4.3.3 Объединенное расширение конструкции 115
4.4 Дизайн схемы смены реестра переключения 116
4.4.1 74HC164 116
4.4.2 74HC595 117
4.4.3 74HC165 и 74HC166 117
4.4.4 74HC194 118
4.4.5 CD4017 120
4.5 дизайн замков 121
4.6 Trigger Design 122
4.7 Один устойчивый конструкция триггера 123
4.7.1 Не повторяйте триггер один устойчивый триггер 123
4.7.2 Повторяемый триггер один устойчивый триггер 124
4.8 Multi -Resonance Curry Design 124
4.8.1 CD4047 представляет собой мультирезонансную схему 124
4.8.2 CD4060 представляет собой мультирезонансную/частотную схему 124
4.8.3 Логическая дверь представляет собой многоораторную схему 125
4.8.4 Multi -Resonance Curter с кристаллической вибрацией 127
4.9 Конструкция переключателя моделирования 129
4.9.1 4 Дорога два -пробега имитационного переключателя 74HC4066 129
4.9.2 Сингл 8/Double 4 Simulation Switch ADG608/609 130
4.10 555 Дизайн таймера 130
4.10.1 Multi -Resonance Curry Design 130
4.10.2 Однопроизводительная конструкция схемы 131
4.10.3 Schmidt Trigger Design 132
Упражнение 133
Глава 5 Основы конструкции цепи питания 134
5.1 Линейная конструкция источника питания постоянного тока 134
5.1.1 Прямой ток 134
5.1.2.
5.1.3.
5.1.4 Схема питания напряжения напряжения кандидата.
5.1.5 Трехногенный интегрированный регулятор 138
5.1.6 Схема напряжения напряжения с низким уровнем напряжения 139
5.2 Схема питания переключения 139
5.2.1 Anti -Coltage Buck Current 140
5.2.2.
5.2.3 Схема отрицательного преобразования мощности 141
5. 3 Конструкция схемы обнаружения тока 141
Упражнение 142
Глава 6 Дизайн схемы и моделирование программного обеспечения 143
6. Основная работа моделирования программного обеспечения 143
6.1.1 Уведомление об использовании программного обеспечения 143
6.1.2 Интерфейс программного обеспечения 143
6.1.3 Библиотека компонентов моделирования 145
6.1.4 Инструменты виртуального симуляции 148
6. Моделирование аналоговой схемы 148
6.2.1 Поместите и удалите электрическое соединение, электрический узел 149
6.2.2 Установка контрольного места, источник питания DC, источник сигнала 149
6.2.3 Настройки виртуального осциллографа 151
6.2.4 Настройки виртуального мультиметра 155
6.2.5 Параметры потенциометра регулируются 155
6.2.6 Моделирование и отладка аналоговой схемы 156
6.3 Моделирование цифровых цепей 156
6.3.1 Цифровой интегрированный чип 156
6.3.2 Источник часов, электроэнергия и цифровая земля 157
6.3.3 Генератор сигналов виртуальной функции 158
6.3.4 Анализатор виртуальной логики 158
6.3.5 Запуск цифровой схемы 159
6.3.6 Brange Bus 160
6.3.7 Применение кнопки и переключатель в цифровых цепях 162
6.4 Схема поддержки 163
6.4.1 Создание ветвей 163
6.4.2 Внутренние схемы схемы установлены 163
6.4.3 Настройки входного/выходного порта поддерживающей схемы 163
6.4.4 Вызовите цепь поддержки для моделирования 164
Упражнение 164
Глава 7 компьютерной вспомогательной схемы Дизайн печатной платы 165
7.1 Обзор дизайна печатных плат 165
7.1.1 Эволюция PCB 165
7.1.2 Задачи и требования проектирования печатной платы 165
7.1.3 Процесс проектирования печатной платы на основе Altium Designer 166
7.2 Схема схемы цепи 166
7.2.1 Новые и консервированные файлы PCB Engineering, схема схемы схемы 167
7.2.2 Загрузите файл принципиального галереи 168
7.2.3 Операция компонента принципиальной галереи в области рисования 170
7.2.4 Электрическое соединение 177
7.3 Design PCB 179
7.3.1 Базовый процесс дизайна печатной платы 179
7.3.2 Новый файл PCB 180
7.3.3 Концепция уровня печатной платы 180
7.3.4 Учитывающее устройство длины печатной платы 181
7.3.5 Планирование и проектирование рамки платы PCB 182
7.3.6 Руководящие принципы схемы в файл проектирования PCB 183
7.3.7 планировка компонентов в PCB 185
7.3.8 Установите правила проводки PCB 187
7.3.9 Электрическая проводка на PCB 190
7.4 РЕДАКТИРОВАТЬ ПРИНЦИПЫ ДЛЯ ДОЛЖНОСТИ 196 196
7.4.1 Файл галереи новых принципов 196
7.4.2 Создано и редактирование Принципной галереи компонент 196
7.4.3 Измените и редактируйте компонент принципиальной галереи системы, построенной системой 200
7.5 Создайте компонент библиотеки упаковки PCB 202
7.5.1 Новый и сохраненный файл библиотеки печатных плат 202
7.5.2 Процесс создания компонентов библиотеки упаковки PCB 202 202
7.5.3 Загрузите файл библиотеки библиотеки Homemade Pacb упаковки 206
Упражнение 206
ГЛАВА 8 ПЕРСОВОЙ ПРОВЕРКИ И ПРОЦЕСС 207
8.1 Обзор ремесел 207
8.1.1 Нанесите медную пластину 207
8.1.2 ПХБ 208
8.2 Процесс 209 Silk Net Printing Board 209
8.3 Ручная плата процесс 210
8.4 УФ -экспозиционный процесс 210
8.5 Caring Metal Craft 211
8.5.1 Система резьбы ручной работы 211
8.5.2 Система механической резьбы 212
8.5.3 Лазерный процесс посадки 212
8.6 Процесс платы теплопередачи 212
8.6.1 Характеристики процесса платы теплопередачи 213
8.6.
8.6.3 Основной процесс тепловых переводов в процесс 214
8.7 Metal Ink Drip Board Craft 219
8.8 Процесс обработки иностранной ассоциации 219
Упражнение 219
Глава 9 Оборудование оборудования, сварка и сварка 220
9.1 Процесс сборки 220
9.1.1 Вставка 220 в печатную плату
9.1.2 Подготовка перед установкой компонентов 222
9.1.3 Типичные ошибки во время процесса установки компонентов 224
9.2 Обычный процесс электронного сварки 225
9.2.1 Обзор процесса электронного сварки 225
9.2.2 Классификация обычно используемых сварных процессов 225
9.2.3 Основные условия жестяной сварки 226
9.2.4 Weld 227
9.2.5 Сварка по оказанию помощи 228
9.2.6 Электрический паяльный железо 229
9.2.7 Другие вспомогательные инструменты сварки 234
9.2.8 Процесс сварки ручного сварки 239
9.2.9 Процесс сварки специальных компонентов 242
9.3 Процесс сварки 244
9.3.1 Процесс сварки разрушителя 244
9.3.2 Ручная -точечная сварка процесс 244
9.3.3.
9.3.4 Особенности сварки 247
9.4 Процесс сварки наклеек поверхности 247
9.4.1 Особенности компонентов патча 247
9.4.2. Ручная сварка и сварка процесса патч -компонентов 248
Упражнение 252
Глава 10 Тестирование параметров компонентов, тестирование качества и эквивалентная замена 253
10.1 Измерение и тест компонентов сопротивления 253
10.1.1 Обнаружение фиксированного сопротивления 253
10.1.2 Faber об отказе сопротивления и его замены 255
10.1.3 Обнаружение чувствительного сопротивления 255
10.1.4 тест потенциометра 256
10.2 Измерение и проверка емкости 257
10.2.1 Используйте цифровой мультиметр для проверки емкости 257
10.2.2 Используйте аналоговый мультиметр для выполнения оценки производительности и обнаружения разломов емкости 258
10.2.3 Тип сбоя конденсатора и метод суждения 258
10.2.4 Используйте наблюдение для идентификации разлома конденсаторов 259
10.2.5 Принципы эквивалентности конденсаторов 259
10.3 Обнаружение индуктивных и промышленных частотных трансформаторов 260
10.3.1 Тип сбоя индуктивности и обнаружения 260
10.3.2 Обнаружение трансформатора промышленного частоты 260
10.3.3 Основные неисправности и обслуживание промышленного трансформатора 261 промышленных частот 261
10.4 Идентификация и проверка двух -тубков 262
10.4.1 Используйте два -трудный тест цифрового универсального измерителя, чтобы протестировать обычные два -тубе 262
10.4.
10.4.3 Обнаружение стабилизации двух трубок 262
10.4.4 Обнаружение светодиодов 263
10.4.5 Обнаружение кучи рефлексионного моста 263
10,5 Три -туб
10.5.1 Тройные булавки Аранжируя закон 264
10.5.2 Тест на поездки двойного три
10.5.3 Обнаружение пробирки эффекта поля MOSFET 265
10.6 Тест интегрированного чипа 266
10.7 Простое обнаружение производительности спортивного микрофона 266
10.8 Обнаружение компонентов переключателя 266
Упражнение 266
Глава 11 Процесс отладки системы схемы 267
11.1 Сотрудники по разработке схемы. Требуется базовые навыки 267
11.2 Инструмент отладки общей схемы 268
11.3 Основные шаги отладки системы схемы 269
11.3.1 Предварительный допрос 269
11.3.2. Отладка Pass Power 270
11.3.3 Весь машинный соединение 272
11.4 Общее исследование неисправностей во время отладки схемы 272 272
11.4.1 Метод наблюдения 273
11.4.2 Метод измерения 274
11.4.3 Метод замены 276
Упражнение 276
Глава 12 Пример моделирования цепи дизайн 277
Глава 13 Пример проектирования цифровых цепи 283
Глава 14 Пример дизайна курса мощности 289
Приложение 298
Приложение A A аналоговая схема, обычно используемая внутренняя структура и контакты компонента компонента 298
Приложение B Обычно используется CMOS Digital Integrated Logic Model и функция 299
Приложение C Компоненты Значение и размер обычной упаковки Prefix 300
Приложение D SMT Компонент Компонент Упаковка Размер 300
Приложение E Обычно используемое нормативно -стабилизационное значение напряжения 301
Приложение F CMOS Logic Gate of Electrical Symbol и Model 301
Приложение G Altium Designer Software Software Common Princips Gallery Component 302
Приложение H Обычно используется компонент в параметрах пакета (Блок: MIL) 303 в программном обеспечении Altium Designer
Ссылки 306
