8 (905) 200-03-37 Владивосток
с 09:00 до 19:00
CHN - 1.14 руб. Сайт - 17.98 руб.

Подлинное распределение] ASIC CHIP Design от практики до улучшения Chi Yaqing, Liao Feng, Liu Yi Компилированный Китай Electric Power Press 97875083784

Цена: 2 266руб.    (¥126)
Артикул: 5072623976

Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.

Этот товар на Таобао Описание товара
Продавец:安倍优佳图书专营店
Адрес:Пекин
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥207.33 728руб.
¥1000.0117 781руб.
¥4998 938руб.
¥46.76841руб.
  • Информация о товаре
  • Фотографии
[Пожалуйста, внимательно прочитайте это перед съемкойУведомление о покупке и объявление о магазинеСпасибо за ваше сотрудничество!]Книга книг:
Изначальная цена:26
Заголовок:ASIC Chip Design улучшилась с практики до улучшения
ISBN (номер книги):978-7-5083-5378-4
Автор:Chi Yaqing, Liao Feng, Liu Yi отредактировано
Издательство:Китайская электроэнергия
Дата публикации:2007-06-01 000000.000
Версия:1
Количество страниц:С. 236
формат:0 Открыть 0
Фрагментация:Оплата в мягкой обложке
Детали книги:

краткое введение:

В сочетании с конкретными примерами эта книга систематически вводит весь процесс проектирования и разработки чипов ASIC и инструменты EDA, используемые на разных этапах.В книге есть 8 главы, разделенные на 4 части: первая часть вводит базовые знания ASIC и в настоящее время широко используемые инструменты EDA; Проверка и всеобъемлющая технология дизайна ASIC подробно описана;Эта книга не только описывает основную теорию дизайна ASIC, но также приводит некоторые конкретные примеры, основанные на реальном инженерном проекте.

Оглавление

Книга Предисловия Глава 1 Введение в ASIC 1.1 Разработка ASIC 1.2 Тип ASIC 1.3 Процесс проектирования ASIC Глава 2 Как использовать инструменты EDA 2.1 Инструменты проектирования FPGA——Quartus II 2.2 FPGA Design Software——Инструмент моделирования ISE 2.3 ModesllSim 2.4 Высокоэффективность комплексного программного обеспечения——Synplify/Synplify Pro 2.5 Synopsys Completresssys——Дизайн компилятор (DC) 2.6 Инструмент моделирования каденции——NC-Verilog Глава 3 Verilog Language Основы языка HDL 3.1 Основная структура Verilog HDL 3.2 Тип данных 3.3 Определение параметра, макрос показ и моделирования времени 3.4 Операции 3.5 Verilog HDL Описание 3.6 Verilog Структура HDL Описание 3.7. Язык базовый 4.1 Структура программы VHDL 4.2. Элементы языка VHDL и его классификация 4.3 Грамматика VHDL 4.4 Энтерправомерный анализ Глава 5 Технология проверки 5.1 Революция проверки 5.2 Технология Testbench 5.3 7 Технология проверки FPGA Глава 8 Технология проектирования макета ASIC
[Пожалуйста, внимательно прочитайте это перед съемкойУведомление о покупке и объявление о магазинеСпасибо за ваше сотрудничество!]