Verilog SOPC Advanced Experimental Tutorial (с CD)
Цена: 512руб. (¥24.2)
Артикул: 17544131102
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товараПродавец:当当网官方旗舰店
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥8.5180руб.
¥18.6394руб.
¥25.84546руб.
¥33.73713руб.
............Лекция 1 Операция моделей SE 6.01.1 Создать каталог для файлов проектирования
1.2 Написание кода RTL
1.3 Написание тестового кода
1.4 Подготовка перед началом моделирования RTL
1.5 Подготовка, компиляция и нагрузка перед компиляцией
1.6 Настройки наблюдателя формы волны
1.7 Управление операцией моделирования
Подведем итог
Мыслительные вопросы
Лекция 2 Начало работы с Quartus 8.1
2.1 Основные оперативные знания квартала II
2.2 Онлайн -помощь квартала II
2.3 Установить новый проектный проект
2.4 Используйте схему схемы в качестве схемы конструкции ввода
2.5 Использование компилятора
2.6 Моделируйте разработанную цепь
2.7 Моделирование заложенной цепи
Подведем итог
Мыслительные вопросы
Лекция 3: Использование устройств Altera для реализации схем
3.1 Используйте циклон ⅱ FPGA для реализации схем
3.2 Выбор чипа
3.3 Перевод проекта
3.4 Реализация разработанной схемы в FPGA
Подведем итог
Мыслительные вопросы
Лекция 4 Использование библиотеки параметризованных модулей
4.1 Создать проект каталога и дизайна, который ссылается на параметризованные модули в рамках Quartus II
4.2 Введите справочную среду дизайнерского ресурса в рамках Quartus II
4.3 Параметризованная конфигурация и подтверждение с добавлением-и-субтрактором
4.4 Компиляция и анализ синхронизации параметризованного доклада
4.5 Аппаратная логическая реализация сложных арифметических операций
Подведем итог
Мыслительные вопросы
Лекция 5: Использование модуля петли с фазовой петлей и Signaltap
Лекция 6 квартала ⅱ Sopcbuilder Использование
Лекция 7 Интегрируйте IP в систему NIOS ⅱ System
Лекция 8 Дизайн IP -контроллера дисплея ЖК -дисплея
Лекция 9 BitBlt Controller IP
Лекция 10 Конструкция сложной системы SOPC
Заключение этой книги
Приложение GXSOC/ SOPC Профессиональное инновационное развитие экспериментальной платформы
Рекомендации......
Лекция 1 Операция моделей SE 6.01.5 Подготовка, компиляция и нагрузка перед компиляцией
Шаги для подготовки, компиляции и загрузки перед компиляцией: нажмите на правую сторону блока выбора библиотеки, выберите RtlSim в раскрывающемся меню, которое появится, затем выберите MyMux.v, Muxtop.v, T.V и нажмите Comple в Вышеприведенное окно, то есть компиляция может быть завершена.Затем имена этих трех файлов будут отображаться в каталоге RTLSIM в подворозе Workspace в главном окне, что указывает на то, что компиляция успешно передается.В подпочве отчета также есть информация о том, что компиляция завершена плавно.Если в компиляции возникает ошибка, дважды щелкните сообщение об ошибке в подповедовании отчета, чтобы автоматически заправить программу, где произошла ошибка, помогая дизайнеру обнаружить ошибку.Дважды щелкните T в каталоге RTLSIM в подпочве Workspace, а затем вы можете загрузить скомпилированный код в эмулятор.Важно отметить, что название библиотеки - это то, что вы хотите (в этом примере), и скомпилированная информация записана в этой библиотеке.Если загрузка успешна, вы можете подготовить настройки сигнала наблюдателя формы сигнала.Если загрузка не является успешной, в подпочве отчета появится сообщение об ошибке.После успешной загрузки субворит рабочего пространства будет автоматически перенесен из субволки о библиотеке в SIM -subwindow.
1.6 Настройки наблюдателя формы волны
В SIM-симе рабочего пространства, щелкните правой кнопкой мыши модуль T, который вы хотите наблюдать за формой волны, а затем нажмите «Добавить» в меню, которое появляется>Добавить в волну элемент, появляется блок -схема формы волны с наблюдаемыми сигналами.Если вам нужно соблюдать сигнальные сигналы других модулей, вы можете добавить их аналогичным образом.
……......
Advanced Expermental Ructient Advanced Ructient Advanced Tutorial специально написано для людей, которые хотят разрабатывать и внедрять встроенные цифровые системы на FPGA после обучения языку Verilog.Этот экспериментальный учебник является последующим курсом «Учебник по проектированию цифровых систем Verilog» (2-е издание) и является родственной главой.Через 10 экспериментов от мелкого до глубины, эта книга вводит оперативные этапы моделей 6.0 и квартала ⅱ 8.1. Сам спроектировал модули Verilog и встроенные процессоры в FPGA, таких как NIOS II и т. Д., Проектируйте и реализуйте высокопроизводительные встроенные аппаратные/программные системы.Этот экспериментальный учебник также может быть использован в качестве экспериментального учебника для логического проектирования и проверки логической конструкции и проверки интегрированной цепной системы проектирования цепи (SOC).Чтобы сделать контент, объясненный более конкретным, каждый эксперимент в этом уроке был реализован с использованием Altera FPGA (модельный циклон ⅱ EP2C35F672C8), и был проведен и передал на экспериментальной платформе по инновационной технологии GXSOC/SOPC в инновационной технологической компании.Эта книга может быть использована в качестве учебной книги для студентов и аспирантов в области электронной информации, автоматического управления и компьютерной инженерии, а также может использоваться для самостоятельного изучения и ссылки другим инженерным и техническим персоналом.......
........................