Отладка программного обеспечения Том 2 Том 1 Аппаратное оборудование Основное Zhang Yinkui Debun Debug Энциклопедия Энциклопедия для тестирования программного обеспечения для разработки программного обеспечения для разработки программного обеспечения для разработки программного обеспечения.
Цена: 1 796руб. (¥84.96)
Артикул: 614206907975
Вес товара: ~0.7 кг. Указан усредненный вес, который может отличаться от фактического. Не включен в цену, оплачивается при получении.
Описание товараПродавец:世纪慧泉图书音像专营店
Адрес:Провинция Фуцзянь
Рейтинг:
Всего отзывов:0
Положительных:0
Добавить в корзину
Другие товары этого продавца
¥881 860руб.
¥ 49.9 24.94527руб.
¥ 124 64.51 363руб.
¥ 49.8 29.7628руб.
Параметры продукта
Введение
Эту книгу можно назвать отладкой программного обеспечения&Ldquo; Энциклопедия”.Автор отладки вокруг программного обеспечения&Ldquo; экология&Rdquo; методы.*1 Том в основном фокусируется на аппаратной технологии.Книга разделена на 4 главы.*“ введение&Rdquo;*Два“ ЦП и его отладки&Rdquo;Третий&Ldquo; GPU и его отладки&Rdquo; (глава 8-14), в графических процессорах пяти основных производителей Nvidia, AMD, Intel, ARM и воображения.Четвертый“ долг&Rdquo;Тесная комбинация теории этой книги не только охватывает соответствующие технические знания, но и обсуждает большое количество представителей и универсальных технических деталей.Эта книга подходит для всех читателей, занимающихся разработкой программного обеспечения. Преподаватели и студенты в соответствующих специалистах в колледжах и университетах учатся для справки.
Каталог
Первая статья!
Глава 1 Основы отладки программного обеспечения 3
1.1 Введение 3
1.1.1 Определение 3
1.1.2 Основной процесс 5
1.2 Основные функции 5
1.2.1 Сложность 6
1.2.2 Трудно оценить время завершения 7
1.2.3 Обширная корреляция 7
1.3 Краткая история 8
1.3.1 Одно шаг выполнение 8
1.3.2 Инструкция точки останова 10
1.3.3 Ссылка на филиал 11
1.4 Категория 12
1.4.1 Классификация системной среды целевой отладки 12
1.4.2 Классификация в соответствии с выполнением целевого кода 12
1.4.3 Классификация в соответствии с режимом выполнения целевого кода 13
1.4.4 Классификация в соответствии со стадией программного обеспечения 13
1.4.5 Классификация относительных положений тестового устройства и цели отладки 14
1.4.6.
1.4.7 Классификация путем отладки инструмента 15
1.5 Обзор технологии отладки 15
1.5.1 Точка останова 15
1.5.2 Однопроизводительное выполнение 16
1.5.3 Информация об отладке вывода 17
1.5.4 Журнал 17
1.5.5 отслеживание инцидентов 17
1.5.6 Файл роторного хранения 18
1.5.7.
1.5.8.
1.5.9. Соблюдайте и изменяйте данные памяти 19
1.5.10 Процесс управления и потока 19
1.6 Ошибка и отсутствие 误 19
1.6.1 Внутренняя причина и внешний вид 19
1.6.2 Кто ошибка 20
1.6.3 Жизненный цикл Бага 21
1.6.4 Программная ошибка. Кривая перемещения 21
1.7 Важность 23
1.7.1 Отношения между отладкой и кодированием 23
1.7.2 Взаимосвязь между отладкой и тестом 24
1.7.3 Связь между отладкой и обратной инженерией 24
1.7.4 Значение технологии отладки обучения 25
1.7.5 Технология дискуссий еще не получила внимания заслуживает 25
1.8 Резюме этой главы 26
Справочные материалы 26
*Два процессора и ее отладки
Глава 2 База процессора 29
2.1 Набор инструкций и инструкций 29
2.1.1 Основные функции 30
2.1.2 Метод сайта 31
2.1.3 Процесс выполнения инструкций 32
2.2 Intel Architecture Processor 33
2.2.1 80386 Процессор 34
2.2.2 80486 Процессор 34
2.2.3 Pentium Processor 35
2.2.4 P6 серии процессор 36
2.2.5 Pentium 4 Процессор 38
2.2.6 Core 2 серии процессор 38
2.2.7 Nehalem Micro -архитектура 39
2.2.8 Micro Architecture Sandy Bridge 39
2.2.9 Микро -архитектура Ivy Bridge 40
2.2.10 Haswell Micro -архитектура 40
2.2.11 Broadwell Micro -архитектура 41
2.2.12 Skylake Micro Architecture 41
2.2.13 Микро архитектура Kaby Lake 41
2.3 Режим работы процессора 42
2.4 Регистрация 44
2.4.1 GM Регистр данных 44
2.4.2 Регистр метки 45
2.4.3 Регистр MSR 46
2.4.4 Регистр управления 46
2.4.5 Другие регистры 48
2.4.6 64 -бит режима режима 49
2.5 Понять режим защиты 50
2.5.1 Механизм защиты между задачами 50
2.5.2 Защита в задаче 51
2.5.3 Уровень привилегии 52
2.5.4 Инструкция по привилегии 53
2.6 Механизм абзаца 54
2.6.1 Deschers 54
2.6.2 Описание Таблица 56
2.6.3 Выберите Zi Zi 56
2.6.4 Регистр раздела наблюдения 57
2.7 Страница механизм 59
2.7.1 32 -bit Classic Paging 60
2.7.2 Pae Paging 66
2.7.3 IA-32E Paging 68
2.7.4 Страница большой памяти 71
2.7.5 Соответствующие команды Windbg 72
2.8 Обзор системы ПК 73
2.9 Arm Architecture Base 75
2.9.1 Multi -Meary of Arm 75
2.9.2 Основная версия 76
2.9.3 Режим работы и статус 78
2.9.4 32 -бит -архитектура. Регистр 80
2.9.5 Ассоциационный процессор 82
2.9.6 Управление виртуальной памятью 83
2.9.7 Поддержка псевдо -секции 87
2.9.8 64 -бит -архитектура 88
2.10 Эта глава - резюме 90
Справочные материалы 90
Глава 3 Прерывание и ненормальное 91
3.1 Концепция и разница 91
3.1.1 прерывание 91
3.1.2 ODX 93
3.1.3 Сравнение 93
3.2 Различная классификация 93
3.2.1 Исключение класса ошибок 93
3.2.2 Аномалии ловушки 94
3.2.3 Стоп класс исключение 95
3.3 Анализ аномального примера 95
3.3.1 Список 95
3.3.2 Код ошибки 97
3.3.3 Пример 97
3.4 Анти -процесс прерывания/аномального 99
3.5 прерывание/аномальное лечение 100
3.5.1 Real Mode 100
3.5.2 Режим защиты 101
3.5.3 IA-32E Режим 109
3.6 Аномальный механизм в архитектуре ARM 110
3.7 Резюме этой главы 112
Ссылки 113
Глава 4 Точка останова и одно шаг выполнение 114
4.1 Программное обеспечение точка перерыва 114
4.1.1 int 3 114
4.1.2 Установите точку останова 115 в отладчике
4.1.3 Break -bore Hit 116
4.1.4 восстановить исполнение 118
4.1.5 Специальное назначение 118
4.1.6 API API 119.
4.1.7 Сокровища системы на INT 3 119
4.1.8. Соблюдайте инструкции Int 3, записанные тестовым устройством 121
4.1.9 Индукция и напоминание 122
4.2 Аппаратная точка перерыва 123
4.2.1 Обзор регистра отладки 123
4.2.2 Регистр адреса отладки 124
4.2.3 Регистр управления отладки 124
4.2.4 Directive Propectoint 127
4.2.5 Дебал аномалия 127
4.2.6 Регистр статуса отладки 128
4.2.7 Пример 129
4.2.8 Настройка метода аппаратной точки остановки 132
4.2.9 Индукция 134
4.3 Trap Smart 135
4.3.1 Одиночный логотип выполнения 135
4.3.2*Однопроизводительное выполнение языка уровня 136
4.3.3 логотип логотипа статуса задачи 138
4.3.4 Знаки исполнения 138 в соответствии с ветвью филиала 138
4.4 Анализ отладчика реального режима. 140
4.4.1 Debug.exe 140
4.4.2 8086 Монитор 142
4.4.3. Реализация ключей 143
4.5 Anty -Tune Пример 145
4.6 Точка перерыва архитектуры ARM поддерживает 147
4.6.1 Инструкции по точке перерыва 148
4.6.2 РЕГИСТРАЦИЯ ПЕРЕКЛЮЧЕНИЯ 149
4.6.3 Регистр мониторинга 153
4.6.4 ОДНОГО ТЕКЛИНГ 155
4.7 Резюме этой главы 156
Справочные материалы 157
Глава 5 Запись филиала и наблюдение за производительностью 158
5.1 Обзор наблюдения за филиалом 159
5.2 Используйте запись филиала Регистра 159
5.2.1 LBR 160
5.2.2 стек LBR 161
5.2.3 Пример 161
5.2.4 Приложение в операционной системе Windows 165
5.3 записей ветвей памяти 166
5.3.1 DS Зона 166
5.3.2 Включить механизм DS 168
5.3.3 Регистр управления отладки 168
5.4 DS Пример: CPUwhere 169
5.4.1 Драйвер 170
5.4.2 Интерфейс приложения 173
5.4.3 2.0 Версия 175
5.4.4 Предложения о ограничении и расширении 178
5.4.5 Драйвер BTS в ядре Linux 179
5.5 Строение производительности 180
5.5.1 Механизм мониторинга производительности процессора Pentium 181
5.5.2 Механизм мониторинга производительности процессора P6 182
5.5.3 P4. Строение производительности процессора 183
5.5.4 Механизм наблюдения за производительностью Frastructure 186
5.5.5 Механизм мониторинга производительности основного процессора микро -архитектуры 187
5.5.6 Ресурсы 188
5.6 Реальные инструкции по отслеживанию 188
5.6.1 Принцип работы 189
5.6.2 Rtit Packet 190
5.6.3 Поддержка Linux 191
5.7 Объекты надзора над архитектурой Arm Architecture 192
5.7.1 PMUV1 и PMUV2 192
5.7.2 PMUV3 194
5.7.3 Пример 194
5.7.4 Coresight 195
5.8 Эта глава - резюме 195
Справочные материалы 195
Глава 6 Архитектура инспекции машины 196
6.1 Механизм проверки машины Pentium процессора 196
6,2 MCA 198
6.2.1 Обзор 198
6.2.2 Глобальный реестр MCA 199
6.2.3 Регистр отчета об ошибках MCA 201
6.2.4.
6.2.5 Кодирование ошибок MCA 203
6.3 Напишите MCA Software 205
6.3.1 Основной алгоритм 205
6.3.2 Пример 207
6.3.3 Приложение в системе Windows 208
6.3.4 Применение в системе Linux 210
6.4 Сводка этой главы 212
Справочные материалы 212
Глава 7 JTAG DEBUG 213
7.1 Введение 213
7.1.1 ICE 213
7.1.2 JTAG 214
7.2 JTAG Принцип 215
7.2.1 Сканирование границ 215
7.2.2.
7.2.3 Tap Register 217
7.2.4 Tap Controller 217
7.2.5.
7.3 JTAG Application 219
7.3.1 JTAG DEBUG 220
7.3.2 Порт отладки 221
7.4 Поддержка JTAG 221 процессора IA
7.4.1 P6 реализация JTAG Processor's JTAG 221
7.4.2 Режим обнаружения 223
7.4.3 ИТП интерфейс 223
7.4.4 XDP -порт 225
7.4.5 отладчик ITP-XDP 226
7.4.6.
7.4.7 Типичное приложение 227
7.5 JTAG Arm Processore поддерживает 227
7.5.1 Интерфейс отладки ARM 228
7.5.2 Отладка порта 228
7.5.3 Порт доступа 229
7.5.4 Устройство отладки 229
7.5.5 Проверьте сокет 229
7.5.6 Аппаратный отладчик 231
7.5.7 DS-5 232
7.6 Эта глава - саммит 232
Справочные материалы 233
Глава III GPU и ее отладки
Глава 8 База графика 237
8.1 Краткая история ГПУ 237
8.1.1 Говоря с видеокарты 237
8.1.2 Аппаратное ускорение 239
8.1.3 Программируемое и обобщение 240
8.1.4 Три -колесная эволюция 242
8.2 Идентификация устройства 243
8.2.1“ режим кормления” 243
8.2.2 Копия памяти 243
8.2.3 Тестирование и сброс 243
8.2.4 Положительно с процессором 243
8.3 Программный интерфейс 244
8.3.1 Регистр устройств 244
8.3.2 пакетный командный буфер 245
8.3.3 Модель состояния 245
8.4 Модель драйвера GPU 247
8.4.1 WDDM 247
8.4.2 DRI и DRM 249
8.5 Технология программирования 250
8.5.1 Цвет 250
8.5.2 Brook и Cuda 251
8.5.3 OpenCl 252
8.6 Отладчики 252
8.6.1 Информация об отладке вывода 253
8.6.2 Выпуск точки останова 253
8.6.3 Другая точка останова 254
8.6.4 одноэтапное выполнение 254
8.6.5 Статус программы наблюдения 254
8.7 Эта глава - саммит 254
Справочные материалы 255
Глава 9 NVIDIA GPU и его отладки 256
9.1 Резюме 256
9.1.1 Набор микрохитектуры 256
9.1.2 Три линейки продуктов 256
9.1.3 Закрытие 257
9.2 Микро архитектура 257
9.2.1 G80 (Tesla 1.0 Micro Architecture) 257
9.2.2 GT200 (Micro Architecture Tesla 2.0) 259
9.2.3 GF100 (Микро архитектура Ферми) 260
9.2.4 GK110 (Cairple Micro Architecture) 261
9.2.5 GM107 (Микроиктория Моссвелла) 263
9.2.6 gp104 (микроаргитектора Паскара) 263
9.2.7 GV100 (Volt Micro -архитектура) 265
9.2.8 Продолжить улучшение 267
9.3 Набор оборудования для оборудования 268
9.3.1 SASS 269
9.3.2 Формат инструкции 270
9.3.3 Выполнение предикатных слов 270
9.3.4 Вычислительная мощность 271
9.3.5 Набор инструкций GT200 271
9.3.6 Набор инструкций GV100 274
9.4 Набор инструкций PTX 279
9.4.1 Сборка и столовая сборка 280
9.4.2 Статусное пространство 282
9.4.3 Виртуальный регистр 283
9.4.4 Тип данных 284
9.4.5 Формат инструкции 284
9.4.6 Встроенная сборка 285
9,5 CUDA 286
9.5.1 произошел из ручья 286
9.5.2 Расчет ядерного 286
9.5.3 Конфигурация выполнения 288
9.5.4.
9.5.5 Warp 291
9.5.6 Выражая параллель 292
9.6 Аномальная и ловушка 293
9.6.1 Инструкция ловушки 293
9.6.2 Суффикс ловушки 293
9.6.3 Лечение ловушки 293
9.7 Системный звонок 296
9.7.1 Vprintf 296
9.7.2 Malloc и Free 297
9.7.3 __assertfail 298
9.8 Сломанная директива 299
9.8.1 Сломанные инструкции PTX 299
9.8.2 Сломанные инструкции для оборудования 300
9.9 Функция NSIGH
9.9.1. Точка остановки исходного кода 301
9.9.2 Функция точка останова 301
9.9.3 В зависимости от группы линии и потоков, чтобы установить условие для точки останова 302
9.10 Точка останова данных 304
9.10.1 Метод настройки 304
9.10.2 Хит 304
9.10.3 Предел количества 306
9.10.4 Установите время 306
9.11 Символ отладки 306
9.11.1 Опция компиляции 306
9.11.2 ELF Carrier 306
9.11.3 карлики 307
9.12 CUDA GDB 307
9.12.1 Общая команда 307
9.12.2 Расширение 308
9.12.3 Limited 308
9.13 Cuda Debugger API 308
9.13.1 Top File 309
9.13.2 Мероприятие отладки 309
9.13.3 Принцип работы 310
9.14 Резюме этой главы 312
Справочные материалы 312
Глава 10 AMD GPU и его отладки 314
10.1 РАЗРЕЖНАЯ КРАТКАЯ ИСТОРИЯ 314
10.1.1 Три этапа разработки 314
10.1.2 Две формы продукта 315
10.2 Terascale Micro Architecture 315
10.2.1 Общая структура 315
10.2.2 SIMD Core 317
10.2.3 Vliw 317
10.2.4 Четыре типа инструкций 318
10.3 GCN Micro Architecture 318
10.3.1 Логическая структура 319
10.3.2 Cu и волновой массив 319
10.3.3 Структура уровня памяти 321
10.3.4 Рабочая группа 321
10.3.5 Многократный двигатель выполнения 323
10.4 Набор инструкций GCN 323
10.4.1 7 типов инструкций 323
10.4.2 Формат инструкции 324
10.4.3 больше не vliw Инструкция 324
10.4.4 Руководство по руководству 324
10.5 модель программирования 325
10.5.1 Мантия 325
10.5.2 HSA 326
10.5.3 ROCM 326
10.5.4 Stream SDK и приложение SDK 327
10.5.5 Драйвер системы Linux 327
10.6 Аномальная и ловушка 327
10.6.1 9 Аномальный 328
10.6.2 Включить 328
10.6.3 Регистр статума ловушки 328
10.6.4 Базовый адрес процессора ловушки 329
10.6.5 Процесс лечения 329
10.7 Интерфейс отладки для управления массивами волн 330
10.7.1 5 Операции 330
10.7.2 Укажите цель 330
10.7.3 Отправить интерфейс 331
10.7.4 Предел 332
10.8 Мониторинг адреса 332
10.8.1 4 Режим мониторинга 332
10.8.2 Предел количества 333
10.8.3 Отчетность, чтобы поразить 333
10.8.4 Интерфейс регистра 333
10.8.5 Интерфейс пространства пользователя 333
10.9 Single -Step Debug Support 333
10.9.1 Однопроизводительный режим отладки 334
10.9.2 Метод управления 334
10.10
10.10.1 два знака состояния 335
10.10.2 4 Инструкции 335
10.11 Код точка останова 335
10.11.1 Инструкция по ловушке 336
10.11.2 Использование в GPU Debug SDK 336
10.12 Модель отладки GPU и комплект разработки 337
10.12.1 Композиция 337
10.12.2 Модель отладки в процессе 337
10.12.3 Интерфейс отладки для события 339
10.13 ROCM-GDB 340
10.13.1 исходный код 340
10.13.2 Установка и компиляция 340
10.13.3 Общие команды 340
10.14 Резюме этой главы 341
Справочные материалы 342
Глава 11 Intel GPU и его отладки 343
11.1 Краткая история 343
11.1.1 I740 343
11.1.2 Интегрированная видеокарта 344
11.1.3 G965 345
11.1.4 Лараби 345
11.1.5 графический процессор 346
11.1.6 Третий раунд тяжелой работы 347
11.1.7 Публичный документ 347
11.2 Gen Micro Architecture 348
11.2.1 Общая архитектура 349
11.2.2 планировка области 350
11.2.3 Sub -Film Mayout 351
11.2.4 ЕС 352
11.2.5 Классическая архитектура Рисунок 353
11.3 Интерфейс регистра 354
11.3.1 Два категория регистр 354
11.3.2 Регистр функции отображения 355
11.4 Командный поток и буфер кольца 357
11.4.1 Команда 357
11.4.2 Кольцевой буфер 358
11.4.3.
11.5 Список контекста и выполнения логического кольца 360
11.5.1 LRC 360
11.5.2 Ссылки на выполнение отправьте порт 362
11.5.3. Понять процесс подачи и выполнения LRC 362
11.6 GUC и отправьте задание 365 через GUC
11.6.1 Загрузите прошивку и запустите GUC 365
11.6.2 Связь с MMIO 366
11.6.3 Механизм передачи команд на основе общей памяти 367
11.6.4 Отправить рабочую задачу 367
11.7 Media Film 368
11.7.1 G965 СМИ СБОРКА 368
11.7.2 MFX Engine 370
11.7.3 Модель состояния 370
11.7.4 Многочисленные методы расчета 371
11.8 Набор инструкций ЕС 372
11.8.1 Регистр 372
11.8.2 Регистр Блок 373
11.8.3 Грамматика инструкции 375
11.8.4 Vliw и уровень обучения Параллель 375
11.9 Управление памятью 377
11.9.1 GGTT 377
11.9.2 PPGTT 378
11.9.3 I915 и GMMLIB 379
11.10 ненормальная 379
11.10.1 Аномальный тип 379
11.10.2 Системный процесс 380
11.11 Поддержка точки останова 381
11.11.1 Бит контроля отладки 381
11.11.2 Точка сопоставления кода операции 381
11.11.3 IP -сопоставление Breakpoint 381
11.11.4 Начальная точка останова 382
11.12 Единственное шаг выполнение 382
11.13 GT Debugger 382
11.13.1 Архитектура 382
11.13.2 Мероприятие отладки 384
11.13.3 Управление символом 385
11.13.4 Основная функция 385
11.13.5 Менее 385
11.14 Резюме этой главы 386
Справочные материалы 386
Глава 12 Mali GPU и его отладки 387
12.1 Обзор 387
12.1.1 происходило из Норвегии 387
12.1.2 включить ARM 387
12.1.3 Три -генерационная микро архитектура 388
12.1.4 Доставка*Несколько графических процессоров 388
12.1.5 Poly Team 389
12.1.6 Закрытый технический документ 389
12.1.7 Дизайн блока 389
12.2 Midgard Micro Architecture 389
12.2.1 Логическая структура 390
12.2.2 Ядро 390 водных линий Санчай
12.2.3 Набор инструкций Vliw 392
12.3 Bifrost Micro Architecture 393
12.3.1 Логическая структура 393
12.3.2 Ядро исполнения 394
12.3.3 Скалярные инструкции и Warp 395
12.4 Mali Graphics Debugger 395
12.4.1 Двойной режим 395
12.4.2 Децентрализация кадра -ориентированной 396
12.5 Gator 396
12.5.1 Модуль ядра Gator (Gator.Ko) 397
12.5.2 файловая система Gator (GatorFS) 397
12.5.3. Служба фоновой службы Gator (Gatord) 398
12.5.4 Поддержка Gator 399 в KBASE Drive 399
12.5.5 Значение 399
12,6 Кбаза -управляющие средства отладки 399
12.6.1 Отчет версии GPU 399
12.6.2 Вариант компиляции 400
12.6.3 Виртуальные файлы в рамках отладки 401
12.6.4 Виртуальные файлы под SYSFS 401
12.6.5 ОБСЛУЖИВАНИЯ ОБСЛУЖИВАНИЯ Основан на FTRACE 401
12.6.6 Установки отслеживания кбазы 402
12.7 Другие средства отладки 403
12.7.1 Caiman 403
12.7.2 Devlib 404
12.7.3 Mali Offline Compiler 404
12.8 Отсутствие отладки 405
12.8.1 GPGPU отладчик 405
12.8.2 Отладка графического процессора SDK 406
12.8.3 Anti -Foreign Exchange Editor 406
12.8.4 Документ ISA 406
12.9 Эта глава - саммит 406
Справочные материалы 406
Глава 13 PowerVR GPU и его отладки 407
13.1 Резюме 407
13.1.1 Разработать краткую историю 407
13.1.2 Две линейки продуктов 409
13.1.3 Задержанный рендеринг на основе блока 409
13.1.4 Intel GMA 409
13.1.5 открытость 410
13.2 Rogue Micro Architecture 410
13.2.1 Общая структура 410
13.2.2 USC 411
13.2.3 Alu Filial Wir 412
13.3 Сбор справочной инструкции 413
13.3.1 Регистр 414
13.3.2 Группа инструкций 414
13.3.3 Модификатор Директивы 415
13.3.4 Тип инструкции 415
13.3.5 Скалярная инструкция 416
13.3.6 Параллельный режим 416
13.4 Программная модель и Micro Core 417
13.4.1 Программная модель 417
13.4.2 Основная функция Micro -Core 417
13.4.3 Преимущество 418
13.4.4 Существуют 418
13.5 Поддержка точки останова 418
13.5.1 Инструкции BPTE 419
13.5.2. Точка остановки данных 419
13.5.3 ISP -точка останова 420
13.6 Оффлайн компиляция и контрклигация 420
13.6.1 Оффлайн компиляция 420
13.6.2 Обратная сборка 421
13,7 PVR-GDB 421
13.7.1 Отладка трека 421
13.7.2 Зарегистратор доступа 422
13.7.3 Другие функции 422
13.7.4 Глобальная точка останова и ограничения 422
13.8 Резюме этой главы 423
Справочные материалы 423
Глава 14 Резюме GPU 424
14.1 Сравнение 424
14.1.1 открытость 424
14.1.2 Цепочка инструментов 425
14.1.3*Отправить документ 425
14.2 Основные противоречия 425
14.2.1 DEDICIATY и Universal 426
14.2.2 Аппаратное и слабое программное обеспечение 426
14.3 Тенденции разработки 426
14.3.1 От блока фиксированной функции до общего двигателя выполнения 426
14.3.2 От векторных инструкций до скалярной инструкции 427
14.3.3 от инструкций параллельно с нитью параллель 427
14.4 Другой GPU 427
14.4.1 Адрено 428
14.4.2 VideoCore 428
14.4.3 Рисунок Core GPU 429
14.4.4 TI TMS34010 429
14.5 Учебные материалы и инструменты 430
14.5.1 Документ 430
14.5.2 исходный код 430
14.5.3 Инструменты 431
14.6 Резюме этой главы 432
Справочные материалы 432
Четвертая часть отладки
Глава 15 Обзор переписки 435
15.1 Введение 435
15.2 Oight и Boobuki 436
15.2.1 История NT 3.1 436
15.2.2 Сохранение 438
15.3 Основные принципы 439
15.3.1*Принцип короткого расстояния 439
15.3.2*Принцип небольшого диапазона 439
15.3.3 Сразу же прекратить принципы 440
15.3.4 Принцип отслеживания 441
15.3.5 Контролируемые принципы 442
15.3.6 Повторяемый принцип 442
15.3.7 Принципы наблюдения 442
15.3.8 Принципы легкого распознавания 443
15.3.9 Принципы эффекта низкого Хайзенберга 443
15.4 Бескомпромиссный код 444
15.4.1 Функция аномального распределения системы 444
15.4.2 Системная функция с функциями отладки 444
15.4.3 Функция чувствительной к отладчику 445
15.4.4 Процедуры анти -переключения и отладки 445
15.4.5 Чувствительный код 446
15.4.6 Измерения ответа 446
15.5 Обнаруженный пример анализа 446
15.5.1 Здоровый осмотр и BSOD 447
15.5.2 Controlt 447
15.5.3 Файл общественного символа 448
15.5.4 WER 448
15.5.5 ETW и log 448
15.5.6 Счетчик производительности 449
15.5.7.
15.5.8.
15.6 Связь между безопасностью, бизнес -секретами и производительностью 449
15.6.1 Регулируемая тестируемость и безопасность 450
15.6.2 Регулируемая тестируемость и бизнес -секрет 450
15.6.3 Приличная и производительность 450
15.7 Резюме этой главы 450
Справочные материалы 451
Глава 16 Реализация испытательной проверки 452
16.1 Роль и обязанности 452
16.1.1 Архитектор 452
16.1.2 Программист 453
16.1.3 Тестер 453
16.1.4 Инженер по технической поддержке и технической поддержке продукта 454
16.1.5 Менеджер 454
16.2 Разрубаемая архитектура 455
16.2.1 log 455
16.2.2 Информация об отладке вывода 456
16.2.3 РЕЗУМЕНТ 457
16.2.4 Базовый класс 458
16.2.5 Модель отладки 458
16.3 Реализация отслеживания через ретроспективу стека 459
16.3.1 Основные принципы пенсионера 459
16.3.2 Используйте библиотеку функций DBGHELP обратно в ретроспективный стек 461
16.3.3 Используйте функцию RTL, чтобы получить стек 465
16.4 Слушаемость данных 466
16.4.1 Метод на основе точки останова данных 466
16.4.2 Используйте технологию упаковки объектов для отслеживания изменений данных 471
16.5 Реализация 472
16.5.1 Статусное запрос 472
16.5.2 WMI 473
16.5.3. Подсчет производительности 475
16.5.4 Стержни 478
16.5.5.
16.5.6 Log 480
16.6 Self -Check и Automatic Report 480
16.6.1 BIST 480
16.6.2 программное обеспечение Self -Inspection 481
16.6.3 Автоматический отчет 482
16.7 Резюме этой главы 482
Ссылка 483
об авторе
Чжан Йинкуи, известный технический эксперт по дому.Он окончил факультет информации о информационной и контрольной инженерии Университета Шанхая Джиатонг и в течение 13 лет занимался разработкой программного обеспечения. Операционная система Core и Driver, особенно для отладки программного обеспечения.Он является основателем «Debug» и «Edge Compilation», таких как основатели Xedge.ai, и основатель веб -сайтов отладки High -End (advdbg.org).Работы перевода (общительный) включают «Робот 21 -го века», «Outlook», «Выдающийся—— создание Microsoft NT и будущих смертей »,« Принцип анализа данных »,« Машинное обучение »,« Искусственный интеллект: структура и стратегия сложных проблем »и т. Д.
Рекомендуемая рекомендация
Энциклопедия в области отладки программного обеспечения